Search published article titles and excerpts here, or choose a wider Google search.
회로 설계 엔지니어를 위한 커리어 가이드 — 한국 반도체 채용 시기, 직무 (RTL/DV/PD/STA/Analog/Memory/Architecture/CAD/DFT 등) 별 팀 가이드, 신입·경력·인턴·해외 진출, 연봉·교육 프로그램·산업 행사. VLSI Korea 의 영구 reference 시리즈.
Career
Dari 10 negara semikonduktor terkuat — Korea, Taiwan, AS, Jepang, Tiongkok, India, Singapura, Belanda, Jerman, Israel — tujuan nomor satu terbanyak adalah Amerika Serikat, diikuti Australia. Peta keinginan pindah para insinyur semikonduktor, diverifikasi dengan data OECD dan survei tiap negara.
Career
Sem uma pesquisa direta com engenheiros, cruzamos estatísticas de imigração e pesquisas de opinião dos 10 principais países do setor para mapear para onde os engenheiros de semicondutores realmente querem ir. O vencedor: os Estados Unidos, primeira opção de 4 dos 10 países.
Career
Bài viết này không khảo sát trực tiếp kỹ sư bán dẫn, mà tổng hợp thống kê di cư và khảo sát dư luận của 10 cường quốc bán dẫn rồi diễn giải dưới góc nhìn kỹ sư. Kết quả chung cuộc: quán quân là Mỹ (vị trí số một của 4/10 quốc gia), á quân là Úc (2/10 quốc gia).
Career
30秒摘要 * DV（Design Verification）是前端招聘人数最多的职位。进门容易，但要转到RTL设计，需要刻意的转换。 * 直接带走的东西：testbench thinking、coverage methodology、AMBA／AXI这类protocol knowledge、debugging discipline。 * 要新学的东西：microarchitecture design、timing-closure mindset、PPA tradeoff直觉、synthesis-friendly coding。 * 最有说服力的作品集是「自己设计、自己验证」的一个小RISC-V peripheral。UVM testbench就是你的DV资历证明。 * 面试时把DV资历包装成设计的资产，而不是弯路。「别人的RTL bug我找了N年，所以我写得出没bug的RTL」这句话管用。 前言：为什么从DV走向设计 看半导体前端的招聘公告，会看到一个反复出现的模式：DV人力招得最多。原因也很清楚。根据Wilson
Career
30秒摘要 * DV（Design Verification）是前端招聘人數最多的職位。進門容易，但要轉到RTL設計，需要刻意的轉換。 * 直接帶走的東西：testbench thinking、coverage methodology、AMBA／AXI這類protocol knowledge、debugging discipline。 * 要新學的東西：microarchitecture design、timing-closure mindset、PPA tradeoff直覺、synthesis-friendly coding。 * 最有說服力的作品集是「自己設計、自己驗證」的一個小RISC-V peripheral。UVM testbench就是你的DV資歷證明。 * 面試時把DV資歷包裝成設計的資產，而不是彎路。「別人的RTL bug我找了N年，所以我寫得出沒bug的RTL」這句話管用。 前言：為什麼從DV走向設計 看半導體前端的招聘公告，會看到一個反覆出現的模式：DV人力招得最多。原因也很清楚。根據Wilson
Career
30秒サマリー * DV（設計検証）はフロントエンドで採用が最も多い職種だ。入り口は広いが、RTL設計に移るには意図的な転換が必要だ。 * そのまま移せるもの：テストベンチ思考、カバレッジメソドロジー、AMBA／AXIのようなプロトコル知識、デバッグの規律。 * 新たに学ぶべきもの：マイクロアーキテクチャ設計、タイミングクロージャのマインドセット、PPAトレードオフの感覚、合成フレンドリーなコーディング。 * 最も説得力のあるポートフォリオは「自分で設計して自分で検証した」小さなRISC-Vペリフェラル一つだ。UVMテストベンチはあなたのDVキャリアが証明する。 * 面接ではDVキャリアを回り道ではなく設計の資産としてフレームしろ。「他人のRTLバグをN年探してきたから、バグの出ないRTLを書ける」という言葉が通じる。 イントロ：なぜDVから設計へ行くのか 半導体フロントエンドの求人を見ると、一つのパターンが繰り返される。DV人材が一番多く採られる。理由も明確だ。Wilson Research Groupの調査によれば、ロジック検証の工数は大きなプロジェクトで全プロジ
Career
From Verification to Design: A Transition Guide 30-Second Summary * DV (Design Verification) is the largest hiring funnel in front-end chip design. It is an easy entry, but moving to RTL design takes a deliberate transition. * What transfers directly: testbench thinking, coverage methodology, protocol knowledge like AMBA/AXI, and
Career
검증 엔지니어에서 설계로 넘어가는 법 30초 요약 * DV(Design Verification)는 프론트엔드에서 채용이 가장 많은 직무다. 진입은 쉽지만, RTL 설계로 넘어가려면 의도적인 전환이 필요하다. * 그대로 옮겨가는 것: testbench thinking, coverage methodology, AMBA/AXI 같은 protocol knowledge, debugging discipline. * 새로 배워야 하는 것: microarchitecture design, timing-closure mindset, PPA tradeoff 감각,
Career
30秒摘要 * 芯片设计照流片顺序学。Digital logic → RTL设计 → 验证 → 综合 → 物理设计 → STA／签核 → 流片，这个顺序就是答案。 * 先学RTL的理由：后面的阶段（验证、PD、STA）全都是读懂并判断前一阶段产出的工作。读不懂RTL，波形、时序报告、拥塞图都只能看懂一半。 * 从后面开始学，会变成「懂自己的阶段、不懂芯片」的工程师。STA报告读得懂，却找不到背后的RTL bug；PD流程跑得动，却诊断不出时序违例的根因。 * 只用开源工具，在家就能跑完整整7个阶段。Icarus Verilog／Verilator → Yosys → OpenROAD／OpenLane → OpenSTA → Magic／KLayout＋Sky130 PDK。OpenROAD经由Efabless MPW shuttle，用于600次以上实际流片，是验证过的流程。
Career
30秒摘要 * 晶片設計照投片順序學。Digital logic → RTL設計 → 驗證 → 合成 → 實體設計 → STA／簽核 → 投片，這個順序就是答案。 * 先學RTL的理由：後面的階段（驗證、PD、STA）全都是讀懂並判斷前一階段產出的工作。讀不懂RTL，波形、時序報告、壅塞圖都只能看懂一半。 * 從後面開始學，會變成「懂自己的階段、不懂晶片」的工程師。STA報告讀得懂，卻找不到背後的RTL bug；PD流程跑得動，卻診斷不出時序違規的根因。 * 只用開源工具，在家就能跑完整整7個階段。Icarus Verilog／Verilator → Yosys → OpenROAD／OpenLane → OpenSTA → Magic／KLayout＋Sky130 PDK。OpenROAD經由Efabless MPW shuttle，用於600次以上實際投片，是驗證過的流程。
Career
30秒サマリー * チップ設計はテープアウトの順番通りに学べ。デジタルロジック → RTL設計 → 検証 → 合成 → 物理設計 → STA／サインオフ → テープアウト、この順番が正解だ。 * RTLを先に学ぶ理由：後ろの段階（検証・PD・STA）はすべて前段階の成果物を読み、判断する仕事だ。RTLを読めなければ、波形も、タイミングレポートも、コンジェスチョンマップも半分しか読めない。 * 後ろから始めると「自分の段階は知っているがチップは知らない」エンジニアになる。STAレポートは読めてもRTLバグは見つけられず、PDフローを回せてもタイミング違反の原因を特定できない。 * オープンソースツールだけで7段階すべてを自宅で回せる。Icarus Verilog／Verilator → Yosys → OpenROAD／OpenLane → OpenSTA → Magic／KLayout＋Sky130 PDK。OpenROADはEfabless MPWシャトルを通じて600回以上実際のテープアウトに使われた検証済みフローだ。 * 7段階一周は独学基準で12〜18ヶ月。各段階で
Career
30-Second Summary * Learn chip design in tapeout order. Digital logic → RTL design → Verification → Synthesis → Physical design → STA/signoff → Tapeout. That order is the whole thesis. * Why RTL first: every later stage (verification, PD, STA) is the job of reading and judging the output of the earlier stage. If you
VLSI Korea