career

Career

RTL부터 배우는 풀스택 칩 설계 로드맵: 앞단계부터 순서대로

30초 요약 * 칩 설계는 테이프아웃 순서대로 배워라. Digital logic → RTL design → Verification → Synthesis → Physical design → STA/signoff → Tapeout, 이 순서가 정답이다. * RTL을 먼저 배우는 이유: 뒤 단계(검증·PD·STA)는 전부 앞 단계의 산출물을 읽고 판단하는 일이다. RTL을 못 읽으면 waveform도, timing report도, congestion map도 반쪽짜리다. * 뒤부터 시작하면 "

Career

PD工程师为什么必须读懂RTL：后端的痛，大多从RTL开始

30秒摘要 * 物理设计的痛苦，大多从RTL开始。布线做得再好，也救不了坏掉的微架构。 * 逻辑综合与P&R工具是优化器，不是魔法师。巨大的多路选择器、过深的组合逻辑链、错误的时钟门控，是工具修不好的结构性问题。 * PD工程师不需要会「设计」RTL，但必须读得懂、闻得出味道、能跟前端工程师据理力争。 * 最低要求：读懂always_ff／always_comb、blocking vs non-blocking、case／generate、辨识推断出的锁存器、对扇出与多路选择器深度的直觉。 * 晚期RTL变更的成本，随着阶段往后呈指数级飙升。在掩模组动辄数百万到数千万美元的时代，「因为不懂RTL」造成的ECO，全是罪过。 * Chase的结论：从前端到后端都要摸过。从RTL开始，经过验证、综合／PD、STA／签核。只钻PD，天花板很低。 前言：不懂RTL的后端工程师会遇到什么事

Career

PD工程師為何必須讀懂RTL｜後端的痛，多半從RTL開始

30秒摘要 * 實體設計的痛苦，大多從RTL開始。繞線做得再好，也救不了壞掉的微架構。 * 邏輯合成與P&R工具是最佳化器，不是魔法師。巨大的多工器、過深的組合邏輯鏈、錯誤的時脈閘控，是工具修不好的結構性問題。 * PD工程師不需要會「設計」RTL，但必須讀得懂、聞得出味道、能跟前端工程師據理力爭。 * 最低要求：讀懂always_ff／always_comb、blocking vs non-blocking、case／generate、辨識推論出的閂鎖器、對扇出與多工器深度的直覺。 * 晚期RTL變更的成本，隨著階段往後呈指數級飆升。在光罩組動輒數百萬到數千萬美元的時代，「因為不懂RTL」造成的ECO，全是罪過。 * Chase的結論：從前端到後端都要摸過。從RTL開始，經過驗證、合成／PD、STA／簽核。只鑽PD，天花板很低。 前言：不懂RTL的後端工程師會遇到什麼事

Career

PDエンジニアがRTLを読むべき理由｜バックエンドの苦労の大半はRTLから始まる

30秒サマリー * 物理設計の苦労の大半はRTLから始まる。配線をいくら上手にやっても、壊れたマイクロアーキテクチャは直せない。 * 論理合成とP&Rツールは最適化器であって魔法使いではない。巨大なMUX、深いコンビネーショナルチェーン、誤ったクロックゲーティングはツールが直せない構造的な問題だ。 * PDエンジニアがRTLを「設計」できる必要はない。だが読んで、匂いを嗅ぎ取り、フロントエンドエンジニアと渡り合えるレベルにはなるべきだ。 * 最低限の要件：always_ff／always_combの読み取り、ブロッキング vs ノンブロッキング、case／generate、推論ラッチの識別、ファンアウトとMUXデプスの感覚。 * 遅いRTL変更のコストは段階が遅くなるほど指数関数的に跳ね上がる。マスクセット一つに数百万〜数千万ドルかかる時代に、「RTLを知らなかった」せいで生じたECOはすべて罪だ。 * Chaseの結論：フロント・トゥ・バックをすべて触ってみろ。RTLから始めて、検証、合成／PD、STA／サインオフまで。PDだけ掘っていては天井が低い。 イントロ：バ

Career

Why Physical Design Engineers Must Read RTL

Why Physical Design Engineers Must Read RTL 30-Second Summary * Most physical design pain starts in RTL. No amount of clever routing fixes a broken microarchitecture. * Synthesis and P&R tools are optimizers, not magicians. Huge muxes, deep combinational chains, and botched clock gating are structural problems tools cannot

Career

PD 엔지니어가 RTL을 알아야 하는 이유

PD 엔지니어가 RTL을 알아야 하는 이유 30초 요약 * Physical design의 고통 대부분은 RTL에서 시작된다. 배선을 아무리 잘해도 망가진 microarchitecture는 못 고친다. * Synthesis와 P&R 툴은 최적화기이지 마법사가 아니다. 큰 mux, 깊은 combinational chain, 잘못된 clock gating은 툴이 못 고치는 구조적 문제다. * PD 엔지니어가 RTL을 "설계"할 필요는

Career

应届生该去哪：设计、验证、PD的现实对比

30秒摘要 * 门开得最宽的是验证（DV）。IC/ASIC项目时间平均55%花在verification（Wilson Research Group，Siemens EDA汇总）。设计人力原地踏步时，验证人力2007–2020年每年平均增长6.8%。 * 应届生起薪三个职位几乎一样。韩国基准三星电子DS约5,500万韩元、SK海力士约5,400万韩元（底薪，社区汇总）。决定第1年总薪酬的不是职位，是公司的奖金结构。 * 竞争的本质不是职位，是关卡。三星2026年下半年校招集团约1万人规模，DS预计吸收约4,500人（每日经济）。GSAT考生预计8万–10万人——选职位之前，先过筛选。 * 5年后分叉的点是技能天花板。RTL设计往架构师，验证往方法学／形式验证领导，PD往时序收敛、实现负责人。看美国公开招聘区间（Apple、Synopsys，雇主公开），三条track在senior区间都到20万美元级base。 * 核心信息：入口是运气，学习顺序是选择。从DV进去就在旁边写RTL，从PD进去就读RTL。

Career

新鮮人該去哪：設計、驗證、PD的現實比較

30秒摘要 * 門開得最寬的是驗證（DV）。IC/ASIC專案時間平均55%花在verification（Wilson Research Group，Siemens EDA彙整）。設計人力原地踏步時，驗證人力2007–2020年每年平均成長6.8%。 * 新鮮人起薪三個職種幾乎一樣。韓國基準三星電子DS約5,500萬韓元、SK海力士約5,400萬韓元（底薪，社群彙整）。決定第1年總薪酬的不是職種，是公司的獎金結構。 * 競爭的本質不是職種，是關卡。三星2026年下半年公招集團約1萬人規模，DS預計吸收約4,500人（每日經濟）。GSAT考生上看8萬–10萬人——選職種之前，先過濾波器。 * 5年後分岔的點是技能天花板。RTL設計往架構師，驗證往方法學／形式驗證領導，PD往時序收斂、實作負責人。看美國公開招聘區間（Apple、Synopsys，雇主公開），三條track在senior區間都到20萬美元級base。 * 核心訊息：入口是運氣，學習順序是選擇。從DV進去就在旁邊寫RTL，從PD進去就讀RTL。

Career

新卒はどこへ行くべきか：設計・検証・PDの現実比較

30秒サマリー * 最も広く開かれている門は検証（DV）だ。IC/ASICプロジェクト時間の平均55%がverificationに使われる（Wilson Research Group、Siemens EDA集計）。設計人員が横ばいの間、検証人員は2007〜2020年に年平均6.8%ずつ増えた。 * 新卒の初任給は3職種ほぼ同じだ。韓国基準でサムスン電子DS約5,500万ウォン、SKハイニックス約5,400万ウォン（基本給、コミュニティ集計）。職種より会社の成果給構造が1年目の総報酬を分ける。 * 競争の本質は職種ではなく関門だ。サムスン2026年下半期公採はグループ約1万人規模、DSが約4,500人を吸収する見通し（毎日経済）。GSAT受験者だけで8万〜10万人に達するという見通しが出ている——職種選択の前にフィルターが先だ。 * 5年後に分かれる地点はスキルシーリングだ。RTL設計はアーキテクトへ、検証はメソドロジー／フォーマルのリーダーへ、PDはタイミングクロージャ・インプリメンテーションのリードへ。米国の公開採用レンジ（Apple・Synopsys、employer-d

Career

Where Should a New Grad Go: Design vs Verification vs PD

30-Second Summary * The widest-open door is verification (DV). On average, 55% of IC/ASIC project time goes to verification (Wilson Research Group, via Siemens EDA). While design headcount stood still, verification headcount grew at 6.8% CAGR from 2007 to 2020. * Starting pay barely differs across the three

Career

신입은 어디로 가야 하나: 설계·검증·PD 현실 비교

30초 요약 * 문이 가장 넓게 열린 곳은 검증(DV)이다. IC/ASIC 프로젝트 시간의 평균 55%가 verification에 쓰인다(Wilson Research Group, Siemens EDA 집계). 설계 인력이 제자리인 사이 검증 인력은 2007~2020년 연평균 6.8%씩 늘었다. * 신입 초봉은 세 직무가 거의 같다. 한국 기준 삼성전자 DS 약 5,

Career

设计岗没有编制，该转验证或PD吗？顺序才是答案

30秒摘要 * 验证人力超越了设计人力。Wilson Research Group 2022年调查基准，2007–2022年每个项目平均投入人力年增速：验证6.2%、设计2.7%。平均人力比1:1，处理器领域验证：设计拉到5:1。 * 韩国求职市场也很热。JobKorea统计，2026年Q3半导体大企业招聘公告同比增长102%。但有经验者增长157%、应届生只增长55%——应届生能进的门比想象中窄。 * 绕路会变成永久。读不懂RTL设计意图的验证工程师，是在「验证自己设计不出来的东西」；读不懂RTL的PD工程师，是在「实现自己读不懂的东西」。一旦贴上的岗位标签，跳槽时会跟着你。 * 薪资事实（韩国）。半导体工程师平均base约8,296万韩元，1–3年约5,854万韩元，8年以上约9,564万韩元（ERI SalaryExpert，2026年）。大学毕业工程师起薪SK海力士约5,400万韩元、DB HiTek 4,800万–