VLSI KoreaHBM 基底晶片由誰設計:從標準 HBM 到 NVHBM 客製化戰爭
標準 JEDEC HBM 的基底晶片由記憶體廠商設計,但從 HBM4 起基底晶片轉向邏輯製程,輝達、AMD 等客戶直接設計基底邏輯的客製化 HBM 成為主流。三星走自家 SF4 一條龍,SK 海力士與美光則押注 TSMC,本文整理三家公司的策略分岔與設計權的移動。
🆓 免費文章 · 任何人都可以免費閱讀
TL;DR: 標準 JEDEC HBM 的基底晶片(base die)由記憶體廠商設計。但從 HBM4 起,基底晶片轉向邏輯製程,局勢隨之改變。如今,客戶(輝達、AMD、Google 等)直接設計基底晶片邏輯的客製化 HBM 正成為主流,而三星、SK 海力士、美光三家公司在晶圓代工策略上下了完全相反的賭注。
基底晶片到底是什麼,為什麼變得這麼重要
從側面看一個 HBM 堆疊,長相是這樣:從上而下,多片 DRAM 核心晶片以 TSV(Through-Silicon Via)垂直連接,最底部墊著一顆晶片,把整個堆疊與 GPU 連接起來。這就是基底晶片(base die),又稱邏輯晶片(logic die)。
到 HBM3E 為止,基底晶片實際上只是「聰明的轉接器」。記憶體廠商用自家 DRAM 製程做的簡單緩衝晶片:接收訊號往上傳,再加上少量測試邏輯。所以「由誰設計」這個問題本身並不成立,因為賣的人就是做的人。
HBM4 中,JEDEC 標準(JESD270-4,2025 年 4 月定案)把介面寬度從 1,024-bit 加倍到 2,048-bit,通道增至 32 個,情況就不一樣了。每個堆疊的頻寬最高來到 2TB/s,要承擔這個量,基底晶片需要真正的邏輯:記憶體控制器、PHY、RAS、電源管理,乃至各客戶的客製運算邏輯。基底晶片變成了「迷你 SoC」。
標準 HBM:全部由記憶體廠商設計
從 HBM1 到 HBM3E,公式很單純。
- DRAM 核心晶片:記憶體廠商設計、製造
- 基底晶片:記憶體廠商以自家製程設計、製造(緩衝/PHY/測試水準)
- 無廠半導體公司(輝達、AMD 等):只設計中介層上的 XPU,並對齊 JEDEC 標準介面
在這個結構下,無廠半導體公司既沒有理由、也沒有權限去碰 HBM 內部。HBM 是「買來插上」的標準零件。
例外:AMD 從一開始就不一樣
AMD 是這個公式的例外。HBM 這個標準本身源自 2006~2009 年 AMD 與 SK 海力士的共同研究,並於 2013 年被採納為 JEDEC 標準(JESD235)。最初搭載於 Fiji GPU(2015)時,中介層由 AMD 與 ASE、Amkor、UMC 共同主導打造。
因此 AMD 是唯一擁有 HBM 設計 DNA 的無廠半導體公司。這也是為什麼在三星賣給 AMD 的 HBM 上,能出現「AMD 設計大部分、三星工程師收尾」的結構。這不是業界標準,而是 AMD 特有的傳承。
HBM4:基底晶片的邏輯化與設計權的移動
HBM4 的基底晶片已無法再用記憶體製程製造。I/O 加倍後,發熱、功耗與訊號完整性都不是 DRAM 系製程能負荷的。三家公司的選擇就此分岔。
三星電子:自家 SF4 一條龍(turnkey)
- HBM4 基底晶片以自家晶圓代工 4nm(SF4)製程製造
- 平澤 4nm 產能的一半以上(每月約 15,000 片)投入 HBM4 基底晶片——甚至到了與外部代工客戶爭搶產能的程度
- 2026 年 9 月 15 日宣布雙軌策略:客製化 HBM 也會使用 TSMC
SK 海力士:全押 TSMC
- 從 HBM4 起,基底晶片以 TSMC 邏輯製程(12nm 級)製造。2024 年與 TSMC 正式確立 HBM4 開發合作
- 美國法人正公開招募「與美國客戶共同設計 logic die」的人才——客製化 HBM 共同設計體制的正式化
- 客戶的 XPU 也出自 TSMC,CoWoS 封裝同樣由 TSMC 執行,在製程與封裝的整合一致性上佔有優勢
美光:從內製轉向外包
- HBM4 以內製基底晶片 + 自家 1β DRAM 應戰
- 從 HBM4E 起,基底晶片製造交給 TSMC(據報導為 3nm 級)。標準 HBM4E 與客製產品都使用代工製程
客製化 HBM:客戶進入設計
進入 2026 年,客製化 HBM 全面啟動。按業界展望,到了 HBM5 世代,為各客戶量身設計將成為主流。
Micron × NVIDIA:NVHBM(2026 年 9 月 30 日官方確認)
📩 在持續關注這個主題嗎？
財報·報告·HBM供需的後續分析，每天10:30（KST）寄到您的信箱。 免費訂閱 →
- 共同設計超過一年的客製化 HBM。以 HBM4E 為基礎
- 核心:把記憶體控制器放進 HBM 基底晶片裡,而非 XPU 晶片
- 輝達主張的規格:相較標準 HBM4E,頻寬最高 +30%、HBM 功耗 -15%、XPU 運算晶片面積最多多出 +25% 的空間
- 第一個夥伴是 Amazon Annapurna Labs(Trainium4、NVLink Fusion)
SK 海力士 × NVIDIA、Microsoft、Broadcom
- 據報導,客製化 HBM4E 將自 2026 年下半年起供應。配合輝達緊湊的交期時程所選定的夥伴
三星 × AMD
- 為次世代 Instinct MI455X 供應 HBM4 的 MOU(2026 年 3 月,藉 Lisa Su 訪韓之際)
- 據報導,三星也正與 Broadcom 協商客製化 HBM
客製化 HBM 的分工界線
| 負責方 | 範圍 |
|---|---|
| 客戶(無廠半導體公司、大型科技公司) | 功能規格定義、基底晶片客製邏輯 RTL(控制器卸載、RAS、near-memory 運算)、封裝與中介層整合 |
| 記憶體廠商 | DRAM 核心晶片設計與製造、堆疊(TSV、MR-MUF)、基底晶片實體實作、代工連結、測試與驗證 |
| 晶圓代工廠(TSMC、三星) | 基底晶片製造 |
也就是說,「基底晶片由誰設計」的答案如今有兩個:標準品由記憶體廠商,客製品由客戶主導共同設計。
KGD:為什麼一顆基底晶片是整個堆疊的瓶頸
基底晶片的電晶體數量與密度比一般邏輯晶片低,以純缺陷為基準的良率較有利。但只要一顆基底晶片不良,堆在上面的 8~12 片 DRAM 就會整批報廢。因此以實質良率為基準,標準反而更嚴苛。
業界這樣運作 Known-Good-Die(KGD)保證體系。
- 晶圓階段:分別測試 DRAM 核心晶片與基底晶片,在堆疊前先剔除不良品
- 堆疊後:探測基底晶片裸露面的微凸塊,驗證整個堆疊的功能(Known-Good-Stack-Die,KGSD)
- 測試設備:Teradyne Magnum 7H(對應 HBM4/4E,最高 4.5Gbps、9,216 個數位接腳)、FormFactor 探針卡
堆疊前無法做完整功能驗證,是 HBM 的老毛病。因此也有「能保證 KGD 的人就是客製化 HBM 競賽贏家」的說法。
未來:zHBM 與「半客製矽晶」時代
三星正在開發 zHBM。它捨棄把 DRAM 放在中介層旁邊的既有結構,改為在 XPU 上方垂直堆疊 DRAM。目標規格是相較 HBM5,效能最高 8 倍、能源效率 3 倍、熱阻降至一半以下。
朝這個方向走,基底晶片與 XPU 的界線本身會變得模糊。HBM 不再只是「記憶體」,而是依客戶而設計各異的半客製矽晶。各客戶專屬的基底晶片會打破廠商之間的相容性,讓第二供應來源變得困難。對記憶體廠商而言,這是價格決定力(price premium)的來源;對客戶而言,則是被鎖定(lock-in)的代價。
一句話總結: 基底晶片的邏輯化 → 設計權移轉給客戶 → 供應鏈權力的重組。HBM 競爭的重心正從 DRAM 移向基底晶片。
FAQ
Q. HBM 基底晶片由誰設計?
標準 JEDEC HBM 由記憶體廠商(SK 海力士、三星、美光)設計。客製化 HBM 則由客戶(輝達、AMD 等)主導設計基底晶片邏輯,並與記憶體廠商共同開發。
Q. 基底晶片是用邏輯製程做的嗎?
到 HBM3E 為止是記憶體廠商的 DRAM 系製程。從 HBM4 起轉為邏輯製程。SK 海力士、美光(HBM4E)使用 TSMC,三星使用自家 SF4 4nm。
Q. NVHBM 是什麼?
美光與輝達共同開發中的客製化 HBM(以 HBM4E 為基礎)。把記憶體控制器放進基底晶片裡,目標是頻寬 +30%、功耗 -15%。
Q. 三星也會把基底晶片交給 TSMC 嗎?
會。三星 HBM4 標準品以自家 SF4 製造,但在 2026 年 9 月宣布了客製化 HBM 採用 TSMC 的雙軌策略。
本文引用的數字與時程,係以各報導時點(截至 2026 年 10 月 9 日)的公開資料為基礎。
Sources: The Elec — Micron NVHBM (https://www.thelec.net/news/articleView.html?idxno=14372) · Aju Press — Micron×NVIDIA custom HBM (https://www.ajupress.com/view/20261001180470598) · MK — Samsung HBM4 (https://www.mk.co.kr/en/business/12167424) · TrendForce — custom HBM4E (https://www.trendforce.com/news/2025/06/20/news-sk-hynix-reportedly-leads-custom-hbm4e-push-with-nvidia-microsoft-samsung-trails-with-hbm4/) · EE Times — custom memory (https://www.eetimes.com/beyond-bandwidth-the-industry-is-striving-for-custom-memory-part-1/) · Korea Herald — Samsung×AMD (https://www.koreaherald.com/article/10697284) · FormFactor — HBM KGD test (https://www.formfactor.com/blog/2024/known-good-die-test-enables-advanced-packaging-high-bandwidth-memory/) · EDN — Teradyne Magnum 7H (https://www.edn.com/memory-tester-meets-demands-of-hbm-devices/)
相關文章
- 三星為什麼用 TSMC 3nm——NVHBM 基底晶片與一條龍模式的變化
- NVHBM 基底晶片統一 TSMC 3nm,不是三星敗北的 5 個理由
- HBM 價格為什麼每家公司聽到的都不一樣:長期固定價與季度協商的結構
- HBM 的隱藏瓶頸是測試:16 層堆疊築起的檢測時間高牆
- HBM 8 層 vs 12 層 vs 16 層:層數越高,誰賺錢
📩 今天錯過的分析，明天早上寄到您的信箱
每天10:30（KST）Daily Silicon與財報·機構報告核心解讀搶先送達。訂閱後可選擇韓語/英語/日語新聞通訊，中文深度分析每日在網站更新。
免費訂閱 →
免費 · 無垃圾郵件 · 隨時退訂
