본문으로 건너뛰기Skip to content 1:1 문의 — [email protected]로 이메일 작성 Contact us — email [email protected]

Daily Silicon: 삼성전자·SK hynix 43.2조: HBM·DRAM 시설투자

현직 반도체 엔지니어가 오늘 읽은 글로벌 반도체 뉴스 요약 - 삼성전자·SK hynix 43.2조: HBM·DRAM 시설투자

Daily Silicon: 삼성전자·SK hynix 43.2조: HBM·DRAM 시설투자
VLSI Korea 오리지널 에디토리얼 표지
🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:

삼성전자와 SK hynix의 1H26 semiconductor facilities 투자는 43.198조원으로 전년 대비 35.1% 증가했고, 두 회사 memory line utilization은 100%였다. 오늘은 HBM capacity만이 아니라 2nm design window, QLC NAND density, 800VDC 전력 path가 동시에 리드타임을 재정의한다.

Chase's Take - 나는 43.198조원보다 100% utilization을 먼저 본다. backend 팀은 wafer starts가 늘어도 package slot, burn-in, substrate qualification이 뒤따르지 않으면 출하량을 과대평가하게 된다.

다음 확인점은 2H26 HBM4 customer qualification이 설비 확장 속도와 같은 방향으로 움직이는지다.

1. 삼성·SK hynix 1H26 Chip Facility Investment 35.1%

삼성·SK hynix 1H26 Chip Facility Investment 35.1%

TL;DR - 1H26 두 회사의 semiconductor facilities 투자는 43.198조원으로 35.1% 늘었고, memory line utilization은 100%에 도달했다.

  • 삼성전자 DS는 25.603조원, SK hynix는 17.595조원을 집행했다. SK hynix 증가율은 56.4%로 더 빨랐다.
  • wafer starts 증설만으로 HBM 공급이 늘지는 않는다. package material, burn-in, customer qualification이 같은 속도로 풀리는지 봐야 한다.

출처: TrendForce - 삼성·SK hynix 1H26 Chip Facility Investment 35.1%


2. Samsung Foundry 1.4nm: 2029로 3년 지연

Samsung Foundry 1.4nm: 2029로 3년 지연

TL;DR - Samsung Foundry는 1.4nm mass production을 2029로 미루고, 2nm에서 3년 머문 뒤 A10 이하용 High-NA EUV를 준비한다.

  • NGL 2026에서 삼성은 1.4nm 공정에 High-NA EUV를 쓰지 않는다고 밝혔고, A10 이하에서의 필요성을 언급했다.
  • foundry 고객은 PDK maturity와 yield learning window가 길어진 만큼, 2nm design reuse와 library qualification을 별도 schedule로 잡아야 한다.

출처: Electronics Weekly - Samsung Foundry 1.4nm: 2029로 3년 지연


3. KIOXIA·SanDisk 10세대 QLC: 60% bit density

KIOXIA·SanDisk 10세대 QLC: 60% bit density

TL;DR - KIOXIA와 SanDisk의 10세대 QLC 3D NAND는 bit density를 최대 60% 높여 37 Gb/mm²를 넘기고 4.8 Gb/s interface에 도달했다.

  • CMOS와 memory array를 별도 wafer에서 만든 뒤 bond하는 CBA 구조가 density와 I/O 개선의 기반이다.
  • AI storage tier는 capacity만이 아니라 data-out power와 cooling budget을 함께 보게 된다. controller firmware와 host queue depth가 실제 전력 이득을 좌우한다.

출처: EEJournal - KIOXIA·SanDisk 10세대 QLC: 60% bit density


4. 800VDC: 125kW AI rack가 1MW power path로

800VDC: 125kW AI rack가 1MW power path로

TL;DR - AI server rack가 약 125 kilowatts에서 500 kilowatts, 이후 1 megawatt로 커지면 800VDC는 board power와 facility protection을 함께 바꾸는 architecture 전환이다.

  • Infineon은 800V high-voltage DC-DC architecture를 다음 단계로 제시했고, TI는 50V 부근으로는 같은 전력을 rack에 넣기 어렵다고 설명했다.
  • power integrity signoff는 converter efficiency만 보지 말고 DC breaker, busbar thermal, fault coordination을 같은 path로 검증해야 한다.

출처: Semiconductor Engineering - 800VDC: 125kW AI rack가 1MW power path로


앞으로 지켜볼 것

  • 삼성전자·SK hynix의 2H26 facilities 지출과 utilization
    43.198조원 투자가 wafer starts와 실제 memory 출하로 이어지는 속도를 확인할 수 있다.
  • Samsung Foundry 2nm PDK와 library qualification 일정
    1.4nm 일정 이동이 고객의 design reuse와 tapeout window를 어떻게 바꾸는지 드러난다.
  • QLC NAND의 4.8 Gb/s interface 검증과 data-out power
    density 향상이 AI storage tier의 thermal budget과 controller 설계에 남는 이득을 가른다.
  • 800VDC rack의 DC protection과 thermal signoff
    전압 전환은 converter가 아니라 switchgear, busbar, telemetry까지 포함한 system qualification 문제다.

자주 묻는 질문

삼성전자와 SK하이닉스의 2026년 상반기 설비투자는 얼마인가요?

합계 43조 1,980억원으로 전년 대비 35.1% 늘었습니다. 삼성전자 DS가 25조 6,030억원, SK하이닉스가 17조 5,950억원을 집행했고 SK하이닉스 증가율은 56.4%였습니다. 두 회사 메모리 라인 가동률은 100%에 도달했습니다.

삼성 파운드리의 1.4nm 일정은 어떻게 바뀌었나요?

양산 시점이 2029년으로 늦춰졌습니다. 삼성은 1.4nm 공정에 High-NA EUV를 쓰지 않는다고 밝혔고 A10 이하에서 필요성을 언급했으며, 2nm에서 3년 머무는 일정이 제시됐습니다.

키오시아와 샌디스크의 10세대 QLC NAND 사양은 무엇인가요?

비트 밀도를 최대 60% 높여 37Gb/mm²를 넘기고 인터페이스 속도 4.8Gb/s에 도달했습니다. CMOS와 메모리 어레이를 별도 웨이퍼에서 만든 뒤 접합하는 CBA 구조가 밀도와 I/O 개선의 기반입니다.

800VDC 전환이 필요한 이유는 무엇인가요?

AI 서버 랙 전력이 약 125kW에서 500kW, 이후 1MW로 커지기 때문입니다. 전압 전환은 컨버터 효율만이 아니라 DC 차단기, 버스바 열 설계, 장애 조정까지 함께 검증해야 하는 시스템 자격 문제로 제시됐습니다.

관련 글

댓글

NEXT / CURATED

이 글도 읽어보세요

이번 주 독자들이 많이 읽은 글과 새로 발행된 리서치를 골랐습니다.

01
READERS' CHOICE

이번 주 베스트

02
RESEARCH DESK

최근 리서치

전체 보기

VLSI KOREA BRIEFING

반도체를 읽는 안목, 메일함으로.

엔지니어의 시각과 산업의 흐름을 함께. 무료로 구독하세요.

이미 구독 중인가요? 로그인