Daily Silicon: SK하이닉스 HBM: 2030년까지 DRAM 공급 부족

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:

SK하이닉스는 2027년을 메모리 공급 측면에서 업계 역사상 가장 빠듯한 해로 예상했다. 2030년 이후에도 고객 수요가 생산능력을 웃돌 수 있다는 판단은 HBM뿐 아니라 범용 DRAM, 웨이퍼, 패키징 장비의 투자 기준을 바꾼다.

Nanya Technology의 2분기 gross margin 79.5%와 Meta의 2027년 14 gigawatts 컴퓨팅 계획은 같은 방향을 가리킨다. 수요는 GPU 한 종류에 머물지 않고 메모리, 커스텀 ASIC, 300mm 기판, 광인터커넥트 테스트로 번지고 있다.

오늘은 공급 부족을 단순 가격 상승으로 읽지 않는다. 어느 공정이 먼저 증설되고, 어떤 설계가 CoWoS와 전력 병목을 우회하는지에 초점을 맞췄다.

Chase's Take - 나는 이번 사이클에서 HBM 출하량보다 범용 DRAM gross margin과 장기 공급계약을 더 먼저 본다. Nanya Technology가 HBM 없이 gross margin 79.5%를 기록했다는 사실은 병목의 수익이 메모리 전반으로 번졌다는 뜻이다.

SK하이닉스가 2030년 이후까지 수요 초과를 말해도 신규 팹의 유틸리티, 인력, 수율 램프는 한 번에 해결되지 않는다. 그래서 고객은 웨이퍼 선급금, 장기계약, 자체 ASIC처럼 공급능력을 먼저 잠그는 행동을 시작했다.

반대로 지금 CAPEX 숫자를 그대로 비트 공급 증가로 환산하면 틀릴 가능성이 높다. 선단 DRAM, HBM 베이스 다이, 인터포저, burn-in이 서로 다른 속도로 올라오기 때문이다.

다음 확인점은 7월 16일 TSMC 실적의 CoWoS CAPEX와 7월 23일 삼성전자 실적의 HBM4 양산 가이던스다.

1. SK hynix memory shortage: 2027 최악, 2030 이후도 지속

TL;DR - SK하이닉스 곽노정 CEO는 2027년을 메모리 공급 측면에서 업계 역사상 가장 어려운 해로 봤고, 2030년 이후에도 고객 수요가 생산능력을 웃돌 수 있다고 밝혔다.

나스닥 상장 첫날 주가는 장중 13.3% 올랐지만, 엔지니어가 볼 숫자는 주가보다 팹의 전력, 용수, 인력과 HBM 패키징 램프 속도다.

• 고객 수요는 2030년 이후까지 SK하이닉스 공급능력을 웃돌 수 있다는 경영진 전망이다.
• WHY IT MATTERS: HBM 부족이 범용 DRAM 가격과 웨이퍼 배분까지 밀어 올리면 GPU 출하량은 메모리와 패키징의 가장 느린 공정에 맞춰진다.
• 미국 신규 웨이퍼 팹은 후보지 검토 단계이며, 토지와 전력, 용수, 숙련 인력, 제조원가가 입지 조건으로 제시됐다.
• 다음 확인점은 용인과 청주 증설의 장비 반입 시기, 미국 인디애나 패키징 공장의 2028년 목표, HBM4 고객 인증 속도다.

출처: Reuters - SK hynix memory shortage: 2027 최악, 2030 이후도 지속

2. Nanya Technology Q2 results: gross margin 79.5%의 DRAM 가격

TL;DR - Nanya Technology의 2분기 매출은 NT$82,549 million, gross margin은 79.5%, operating margin은 73.7%였다.

HBM 비중이 낮은 업체의 수익성 급등은 이번 메모리 사이클의 가격 결정력이 HBM 밖의 DDR4와 DDR5까지 확산됐다는 증거다.

• 매출은 전분기보다 68.2% 늘었고 ASP는 60% 이상 상승했지만 bit shipment는 보합이었다.
• WHY IT MATTERS: 출하량이 늘지 않아도 가격만으로 이익률이 뛰었다는 점은 OEM 원가 압력이 아직 끝나지 않았음을 뜻한다.
• 순이익은 NT$50,192 million, EPS는 NT$14.66이며 AI 인프라와 서버가 상반기 매출의 20% 이상을 차지했다.
• 신규 팹 1단계는 2028년 월 30 thousand wafer starts, 완공 기준 45 thousand wafer starts와 NT$480 billion CAPEX를 목표로 한다.

출처: Nanya Technology - Nanya Technology Q2 results: gross margin 79.5%의 DRAM 가격

3. Meta AI chip production in September: computing capacity 두 배

TL;DR - Meta는 커스텀 AI 칩 Iris를 9월부터 생산하고 2027년 컴퓨팅 용량을 14 gigawatts로 늘릴 계획이다.

Broadcom이 설계를 돕고 TSMC가 생산하며, 메모리는 삼성전자, 플래시는 Sandisk, 광부품은 Sumitomo Electric의 장기계약으로 묶는다.

• Iris는 MTIA 4세대 로드맵의 한 축이며 bug test는 six weeks 만에 큰 문제 없이 끝났다.
• WHY IT MATTERS: 하이퍼스케일러의 자체 ASIC은 NVIDIA 대체보다 GPU 가격 협상력, 전력당 추론비용, 공급망 선점에 먼저 효과가 난다.
• Meta는 2026년 7 gigawatts에서 2027년 14 gigawatts로 컴퓨팅 용량을 두 배 늘리고 올해 AI 인프라에 최대 $145 billion을 쓸 계획이다.
• 다음 확인점은 9월 웨이퍼 투입, MTIA 실제 배치율, TSMC 선단 노드와 패키징 할당, 삼성 메모리 공급량이다.

출처: Reuters - Meta AI chip production in September: computing capacity 두 배

4. Rapidus advanced chips: TSMC price 이하의 2나노미터 웨이퍼

TL;DR - Rapidus는 2나노미터 웨이퍼 가격을 TSMC와 같거나 낮게 책정하겠다고 밝혔다.

TSMC 가격 벤치마크는 웨이퍼당 3 million yen에서 3.5 million yen으로 제시됐다.

가격 할인은 고객 유입 수단이지만, 초기 수율과 EDA IP, 패키징 생태계가 약하면 낮은 단가는 곧바로 낮은 gross margin으로 바뀐다.

• Rapidus 사장은 TSMC 가격을 기준으로 삼고 가격 경쟁에서 밀리지 않겠다고 밝혔다.
• WHY IT MATTERS: 선단 파운드리는 공정 스펙보다 수율, 설계 생태계, 납기 변동성이 실제 칩 원가를 결정한다.
• Rapidus는 2나노미터 양산 뒤 1.4나노미터와 1나노미터 개발 경쟁으로 이동하겠다는 로드맵도 제시했다.
• 고객이 봐야 할 숫자는 list price가 아니라 usable die당 원가, mask respin 횟수, cycle time, ramp 분기다.

출처: Nippon.com - Rapidus advanced chips: TSMC price 이하의 2나노미터 웨이퍼

5. Micron $3 billion strategic investment: GlobalWafers 300mm 계약

TL;DR - Micron은 미국 반도체 공급망에 최대 $3 billion을 투자하고 GlobalWafers의 텍사스 300mm 원재료 웨이퍼 공장에 $500 million을 지원한다.

두 회사는 10-year supply agreement도 추진한다.

메모리 업체가 웨이퍼 공급사의 증설 자금을 직접 대는 구조는 기판 공급이 장기 병목으로 이동했음을 보여준다.

• GlobalWafers 미국 공장은 CHIPS for America Program에 참여한 현지 유일의 advanced 300mm 원재료 웨이퍼 공급사다.
• WHY IT MATTERS: DRAM 팹을 늘려도 300mm 기판이 늦으면 cleanroom과 장비는 매출을 만들지 못한다.
• 계약은 차세대 웨이퍼 기술과 공정 혁신 협력까지 포함하지만 최종 계약, 승인, closing condition이 남아 있다.
• 다음 확인점은 자금 집행 시기, Sherman 후속 phase 착공, Micron Idaho와 New York 팹의 실제 웨이퍼 투입 일정이다.

출처: Micron - Micron $3 billion strategic investment: GlobalWafers 300mm 계약

6. Texas Instruments semiconductor innovation fund grant: 300mm RFAB

TL;DR - 텍사스주는 Texas Instruments의 Richardson 300mm RFAB 증설에 $33.6 million 보조금을 배정했고, 전체 프로젝트 투자는 $700 million으로 제시됐다.

AI 서버가 늘수록 전력관리와 아날로그 부품 수요도 커진다.

선단 로직만 늘리는 투자보다 300mm analog capacity가 전력단 원가와 납기를 직접 낮춘다.

• 보조금은 RFAB의 생산능력 확대와 기술 투자에 사용된다.
• WHY IT MATTERS: 서버 보드의 전력 rail과 센싱 채널이 늘면 PMIC와 아날로그 칩 부족이 GPU 출하를 늦출 수 있다.
• 300mm analog는 더 많은 die를 뽑아 unit cost를 낮추지만, mature-node 수요 변동과 초기 utilization이 투자 회수의 변수다.
• 다음 확인점은 RFAB 증설분의 장비 반입, 고객 qualification, automotive와 data center 제품 mix다.

출처: Texas Governor - Texas Instruments semiconductor innovation fund grant: 300mm RFAB

7. HBM on its side: V-Die와 MOSAIC heat wall 해법

TL;DR - UNIST의 V-Die 시뮬레이션은 같은 용량의 HBM4 대비 540 tokens per second를 기록했고 기준 HBM4는 296 tokens per second였다.

도쿄대 MOSAIC은 비접촉 유도 결합으로 channel당 4 Gbps를 시연했다.

두 접근 모두 HBM die를 옆으로 세워 열과 I/O 경로를 다시 설계한다.

• V-Die는 TSV를 줄이고 die 사이에 liquid cooling channel을 배치하며 각 die 하단에 독립 I/O를 둔다.
• WHY IT MATTERS: stack 높이를 더 올리는 방식은 thermal gradient와 yield loss가 커져 bandwidth 증가분을 실제 workload 성능으로 바꾸기 어렵다.
• MOSAIC은 orthogonal die stacking과 inductive coil 연결로 물리 접점 정렬 부담을 줄이고 HBM4-class capacity의 두 배 가능성을 제시했다.
• 아직 simulation과 prototype 단계다. 실제 검증은 BER, 열저항, assembly yield, repairability, JEDEC 호환성에서 갈린다.

출처: Tom's Hardware - HBM on its side: V-Die와 MOSAIC heat wall 해법

8. Aehr FOX-XP silicon photonics: 300mm 9장 동시 burn-in

TL;DR - Aehr Test Systems는 AI optical interconnect 고객으로부터 fully automated FOX-XP wafer-level burn-in 후속 주문을 받았다.

시스템은 300mm wafer 최대 9장을 동시에 검사한다.

광 I/O가 연구실에서 양산으로 넘어갈 때 test throughput과 infant mortality screening이 새 병목이 된다.

• FOX-XP와 WaferPak AutoAligner는 wafer handler, FOUP 이동, 자동운반차와 연결된 hands-free production을 지원한다.
• WHY IT MATTERS: optical I/O는 대역폭과 전력을 개선해도 burn-in coverage가 부족하면 field failure 비용이 package 절감분을 넘는다.
• 첫 자동화 시스템은 설치와 production qualification을 끝냈고 이번 주문은 fiscal 2027 초 추가 capacity다.
• 다음 확인점은 고객의 volume ramp, wafer당 test time, parallel test yield, optical module 수요다.

출처: Aehr Test Systems - Aehr FOX-XP silicon photonics: 300mm 9장 동시 burn-in

9. SPHBM4 512-bit 전환: JEDEC lancia, AI memoria costare meno

TL;DR - JEDEC JESD330-4 SPHBM4는 HBM4 DRAM stack을 유지하면서 host interface를 2048-bit에서 512-bit로 줄인다.

목표는 silicon interposer 의존도를 낮추고 유기 기판에서 더 긴 배선과 더 많은 memory stack 배치를 허용하는 것이다.

• 새 buffer die는 HBM4의 넓은 병렬 I/O를 4-to-1로 변환하고 각 16-bit DDR channel을 기존 HBM4 channel보다 네 배 빠르게 구동한다.
• WHY IT MATTERS: CoWoS 병목을 줄일 수 있지만 문제를 없애는 대신 고속 PHY 전력, equalization, BER, 기판 routing으로 옮긴다.
• HBM4와 같은 DRAM core와 stack을 쓰므로 DRAM die 원가, TSV, known-good-die 선별 난이도는 그대로 남는다.
• 다음 확인점은 첫 채택 제품, buffer die 전력, 실제 package yield, stack 수, 기존 HBM4 대비 총 BOM이다.

출처: Tom's Hardware Italia - SPHBM4 512-bit 전환: JEDEC lancia, AI memoria costare meno