VLSI Korea
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ⑧: 중국은 어디까지 왔나
중국에서 wafer-scale 도전이 많다는 말은 절반만 맞다. 공개 증거가 가장 강한 것은 64-chiplet DarwinWafer 실측이고, Tsinghua 12인치 시제품은 핵심 사양이 비공개다. Tsingmicro TX83은 roadmap, Huawei CloudMatrix384는 wafer chip이 아닌 supernode다.
wafer-scale-computing
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ⑦: 계층형 테스트와 burn-in
웨이퍼 스케일 칩은 pass와 fail 두 상태로 끝나는 제품이 아니다. 살아 있는 코어와 링크를 찾아 논리 mesh를 다시 구성해야 한다. 공개된 Cerebras의 970k physical·900k active core와 최종 system burn-in을 단서로, 실제 필요한 계층형 테스트 구조를 분석한다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ⑥: 전력·냉각·warpage
웨이퍼 스케일 칩의 열은 넓은 면적에 퍼지지만 전력 전달과 기계적 평탄도는 훨씬 어려워진다. CS-3의 27 kW 시스템 한도와 DarwinWafer의 약 100 W 실측을 구분해, 수직 전력 공급·cold plate·warpage를 하나의 공학 문제로 읽는다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ⑤: I/O와 메모리 월
웨이퍼를 하나의 컴퓨터로 만들면 내부 데이터 이동은 비약적으로 빨라진다. 대신 계산 자원은 면적에 비례해 늘고 외부 접점은 둘레에 묶인다. WSE-3의 21 PB/s SRAM, 214 Pbit/s 패브릭과 1.2 Tbit/s 시스템 I/O 사이의 간극은 웨이퍼 스케일의 장점이자 설계 제약이다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ④: 버스가 사라진 자리, NoC와 컴파일러
90만 코어를 하나의 bus에 물릴 수는 없다. wafer-scale의 실제 아키텍처는 각 코어 옆 router와 SRAM을 반복한 2D mesh이고, compiler가 연산과 데이터를 물리 좌표에 배치해 통신을 짧게 만드는 공간 컴퓨터다. 214Pbit/s라는 집계 대역폭도 bisection 성능과는 다르다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ③: Reticle stitching과 KGD SoW의 두 갈래
웨이퍼 크기 마스크를 만드는 것이 핵심이 아니다. 26×33mm 노광 필드를 반복해 전공정 금속으로 경계를 잇거나, 검증한 다이를 웨이퍼급 인터포저 위에 다시 조립하는 두 길이 있다. 양쪽 모두 한계를 없애는 대신 서로 다른 수율과 기계 문제를 만든다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ②: 수율은 왜 불량률이 아니라 재구성 문제인가
웨이퍼 전체가 완벽해야 한다면 wafer-scale chip은 성립하지 않는다. 해법은 결함을 없애는 것이 아니라 결함 한 개가 죽이는 면적을 줄이고, spare와 라우팅으로 정상 논리 격자를 재구성하는 것이다. 다만 900,000 active core를 실제 웨이퍼 수율로 읽으면 안 된다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ①: 웨이퍼 스케일이라는 네 가지 다른 물건
웨이퍼 스케일이라는 말은 하나의 기술을 뜻하지 않는다. 노광 필드를 이어 만든 단일 실리콘, 검증된 칩렛을 웨이퍼 위에 조립한 시스템, 대형 인터포저, 랙 슈퍼노드는 제조법과 수율식이 전혀 다르다. 첫 편은 경쟁 지도를 읽기 위한 분류법부터 세운다.