Latest semiconductor intelligence.

Analysis

智慧的能源成本 (The Energy Cost of Intelligence)

950 TWh 的提問 — 矽能讓智慧變得可持續嗎？

Engineering

玻璃基板 CTE 是愈低愈好嗎

低熱膨脹對晶片側接合有利，但可能在主機板側留下負擔。以假設的設計計算比較兩個介面，並區分位移、翹曲與壽命。

Analysis

用 AI 代理製作 RTL 的實戰配置：AGENTS.md、spec、tasks、testbench、驗證迴圈如何分工

公開用 AI 代理製作 RTL 所需的實戰配置。整理了如何分離 AGENTS.md、spec、tasks、testbench 與驗證迴圈，代理才不會迷失方向。

Daily

三星歷來最大第三季業績，半導體股仍急跌 — OpenAI營收報告餘波

現職半導體工程師的全球矽晶新聞每日簡報 — 三星·TSMC業績驚喜、OpenAI營收報告引發的半導體股拋售、GF矽中介層、Hyper NA、半導體股票總整理

Analysis

什麼是 Bathtub Curve？半導體壽命 3 階段與可靠性工程

Bathtub curve 是半導體故障率隨時間變化的曲線。整理早期故障、偶發故障、磨耗故障 3 階段的原因與 burn-in 測試、HTOL、FIT/MTBF 的意義，以及品質保證與 RMA 實務觀點。

Engineering

熱阻不是晶片的常數:接面溫度計算出錯的三個理由

Datasheet 的熱阻、封裝表面溫度與平均功率,回答的是不同的問題。必須對齊電路板邊界條件與發熱時間,計算值才能成為設計判斷。

Analysis

FPGA經驗對ASIC就業有幫助嗎 — 依公司類型答案不同的原因

FPGA經驗在ASIC就業中是否有幫助，依公司類型而不同。彙整以原型驗證為中心的公司與以量產為中心的公司不同評價FPGA經驗的原因與轉移策略。

Engineering

如何讀 MOSFET Datasheet：比導通電阻先確認的閘極電壓與發熱條件

以 IRFZ44N 與 IRF7726 Datasheet 區分臨界電壓與導通電阻條件，說明導通損耗計算與外殼溫度額定的閱讀順序。

Analysis

以驗證 (DV) 入職，就不能去設計嗎 — 職務轉換實際發生的條件

以驗證 (DV) 入職就很難轉到設計，這句話只對了一半。本文整理了職務轉換實際發生的 3 條路徑，以及把 DV·AE 經歷翻譯成設計能力的方法。

Engineering

CFET 結構完整解剖 — 為什麼必須從 nanosheet 折疊

CFET 結構完整解剖。把 nFET 與 pFET 垂直堆疊，將標準單元高度減半 — monolithic 與 sequential 製程、thermal budget 的陷阱、STA 與 PDK 觀點的設計課題。既有「CFET 是什麼？」概要篇的深化篇。

Engineering

SpaceX 會用到哪些半導體：區分 Starlink 終端與衛星晶片的方法

依公開根據區分 ST 的 RF 技術、舊型終端的 Cortex-A53、DDR3、eMMC、衛星雷射用 STM32V8，並指出與軌道資料中心的差異。

Engineering

在提高 ADC 位元數之前,輸入電壓安定了嗎

SAR ADC 的精確度不只在轉換器內部決定。擷取時間與通道切換、輸入濾波器、放大器的動作,必須綁成同一個時間與誤差預算來看。