VLSI KoreaDaily Silicon: 인텔 18A·AI 반도체: 256코어와 반도체 설계
현직 반도체 엔지니어가 오늘 읽은 글로벌 반도체 뉴스 요약 - 인텔 18A·AI 반도체: 256코어와 반도체 설계
🆓 무료 글 · 누구나 무료로 읽을 수 있는 글입니다
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:
인텔이 18A 기반 Diamond Rapids에 최대 256코어와 16개 메모리 채널을 제시하면서 AI 반도체의 제약은 연산량보다 메모리, I/O, 전력 경로로 옮겨가고 있다. HBM4의 775µm 높이 한계부터 RISC-V CI까지, 이번 주 현업의 다음 검증 대상은 package와 toolchain의 실제 qualification이다.
Chase's Take - 나는 Intel의 256코어보다 16개 메모리 채널과 128개 PCIe Gen6/CXL 3.0 lane을 먼저 본다. package가 커질수록 bump map, power grid, thermal escape route가 timing closure와 같은 테이블에서 충돌한다.
차세대 HBM을 붙이는 팀은 775µm를 package substrate 규격 하나로 넘기지 말고 warpage, underfill, burn-in window까지 한 묶음으로 qualification 해야 한다. 다음 확인점은 16-Hi HBM customer qualification이 실제 양산 조건으로 전환되는 시점이다.
1. Intel Hot Chips 2026: agentic AI architectures와 18A
TL;DR - Intel이 18A 기반 Diamond Rapids에 최대 256코어, 16개 12,800MT/s 메모리 채널, 128개 PCIe Gen6/CXL 3.0 lane을 제시하면서 AI inference의 제약은 연산량보다 메모리·I/O 토폴로지로 이동한다.
- Diamond Rapids는 최대 256코어, 1.28GB LLC, 16개 12,800MT/s 메모리 채널, 128개 PCIe Gen6/CXL 3.0 lane을 공개했다.
- backend와 package 팀은 Foveros Direct 3D와 UCIe-S 경로에서 메모리 채널 수, I/O pitch, 전력·열 예산을 함께 closure 해야 한다.
출처: Intel Newsroom - Intel Hot Chips 2026: agentic AI architectures와 18A
2. SK hynix Hot Chips 2026: hybrid bonding, HBM5와 775-micron ceiling
TL;DR - SK하이닉스의 16-Hi HBM customer qualification과 775µm stack-height ceiling은 bandwidth headline보다 warpage, thermal path, bonding window가 먼저라는 현실을 드러낸다.
- 16-Hi HBM은 48GB cube로 customer qualification 중이고, stack 높이는 775µm 한계로 제시됐다.
- Hybrid bonding은 HBM4E가 아니라 HBM5 이후로 미뤄질 것이라는 설명은 base die, TSV, mold, underfill의 동시 qualification이 속도 주장보다 먼저라는 뜻이다.
출처: Tom's Hardware - SK hynix Hot Chips 2026: hybrid bonding, HBM5와 775-micron ceiling
3. Infineon C2i Semiconductors 인수: AI 서버 multiphase control
TL;DR - Infineon의 C2i 인수는 AI server board의 voltage regulator를 단순 부품이 아니라 software-defined multiphase control 문제로 바꾼다.
- Infineon은 인도의 C2i Semiconductors 인수를 발표했고, software-defined multiphase controller와 smart power stage 역량을 확보한다. 거래 종료는 2026년 3분기로 예상된다.
- GPU와 HBM load step가 커질수록 PMIC sensing, transient response, PCB loss, thermal telemetry가 board-level validation의 같은 경로에 놓인다.
출처: Infineon - Infineon C2i Semiconductors 인수: AI 서버 multiphase control
4. STMicroelectronics와 NUS, Singapore edge AI corporate lab 출범
TL;DR - STMicroelectronics와 NUS의 4년 HELIX lab은 edge AI를 memory-centric architecture, in-memory compute, embedded memory, chiplet integration의 결합 문제로 다룬다.
- 양측은 4년간 in-memory computing, memory-centric architecture, embedded memory, heterogeneous integration과 chiplet을 다루는 HELIX corporate lab을 Singapore에 연다.
- edge AI에서는 DRAM traffic 감소뿐 아니라 model mapping, embedded-memory yield, test coverage를 하나의 design-for-manufacturing 문제로 묶어야 한다.
출처: STMicroelectronics - STMicroelectronics와 NUS, Singapore edge AI corporate lab 출범
앞으로 지켜볼 것
- NVIDIA의 8월 26일 FY2027 2분기 실적
HBM와 AI accelerator 수요를 숫자로 다시 확인할 수 있는 다음 P0 일정이다. - SK하이닉스 16-Hi HBM customer qualification
48GB cube의 양산 전환은 stack 높이, thermal path, package yield를 동시에 검증해야 한다. - Infineon의 C2i 거래 종료와 제품 통합
software-defined multiphase control이 실제 AI server reference design에 들어가는지 확인할 수 있다. - CPython RISC-V upstream CI integration
Tier 3 지원이 buildbot과 ABI test를 가진 반복 가능한 release process로 이어지는지 볼 지점이다.
Signal Radar - 놓치지 말아야 할 소식
- CPython RISC-V Tier 3: Python buildbot CI가 다음 단계다 (Python Insider)
- BigSky 2U가 RISC-V server의 메모리와 I/O 구성을 공개했다 (SiFive)
- Micron Boise 교육센터가 20개 process tool을 재현한다 (Micron Technology)
- Samsung은 HBM4 base die에 4nm와 2,048 I/O를 제시했다 (Hardwareluxx)
- Modutek은 wet process용 SmartFAB AI Engine을 예고했다 (Modutek)
- verification의 질문은 capability에서 silicon confidence로 옮겨간다 (Siemens EDA)
- 1.6T SiPh와 advanced packaging metrology가 SEMICON Taiwan에 나온다 (SEMICON Taiwan)
- Renesas Naka 공장은 이바라키 지진 뒤 생산 영향이 없다고 밝혔다 (Renesas)
- 2nm 이하에서는 multi-die assembly가 reticle 면적을 넘어선다 (Semiconductor Engineering)
- EUV underlayer 연구는 dose 감소를 다시 시험한다 (SemiWiki)
- PQ-IC가 quantum-safe hardware root of trust를 전시한다 (SEMICON Taiwan)
VLSI Korea에서 이어 읽을 글
- Post-CMP cleaner란? particle removal과 metal corrosion을 동시에 닫는 defect contract
오늘 브리프의 배경을 더 깊게 읽을 수 있는 글입니다. - Weekly Silicon: AI capex는 chip보다 power, 기판, WFE에서 검증된다
오늘 브리프의 배경을 더 깊게 읽을 수 있는 글입니다.
자주 묻는 질문
인텔 Diamond Rapids의 코어와 메모리 채널 사양은 어떻게 되나요?
최대 256개 코어, 16개의 1만2800MT/s 메모리 채널, 128개의 PCIe Gen6·CXL 3.0 레인입니다. 마지막 레벨 캐시는 1.28GB로 제시됐습니다.
차세대 HBM의 스택 높이 한계는 얼마인가요?
스택 높이 한계는 775마이크로미터로 제시됐습니다. 16단 HBM은 48GB 큐브로 고객 검증이 진행 중입니다.
하이브리드 본딩은 어느 HBM 세대부터 적용되나요?
하이브리드 본딩은 HBM5 이후로 미뤄질 것이라는 설명이 제시됐습니다. 베이스 다이, TSV, 몰드, 언더필의 동시 검증이 먼저라는 판단입니다.
인피니언의 C2i 인수는 언제 끝날 예정인가요?
인도의 C2i 세미컨덕터스 인수를 발표했고 거래 종료는 2026년 3분기로 예상됩니다. 소프트웨어 정의 다상 컨트롤러와 스마트 파워 스테이지 역량을 확보하는 거래입니다.
관련 글
