research

Weekly

Weekly Silicon: AI Memory Demand Hinges on Wafer Starts and Margins

AI memory demand cannot be judged from price headlines alone. This Weekly Silicon maps four checks, accelerator margin, handset BOM, wafer starts, and backend capacity, to test demand expansion and failure signals.

Weekly

Weekly Silicon: AI memory 수요는 wafer starts와 margin에서 갈린다

AI memory 수요는 가격 headline 하나로 판단하기 어렵습니다. 이번 Weekly Silicon은 accelerator margin, handset BOM, wafer starts, 후공정 capacity라는 네 개의 검증 지점으로 수요 확산의 조건과 실패 신호를 정리합니다.

Engineering

웨이퍼가 곧 컴퓨터가 될 때 ⑦: 계층형 테스트와 burn-in

웨이퍼 스케일 칩은 pass와 fail 두 상태로 끝나는 제품이 아니다. 살아 있는 코어와 링크를 찾아 논리 mesh를 다시 구성해야 한다. 공개된 Cerebras의 970k physical·900k active core와 최종 system burn-in을 단서로, 실제 필요한 계층형 테스트 구조를 분석한다.

Weekly

Weekly Silicon: AI capex는 power, HBM, custom silicon에서 검증된다

이번 호는 Goldman Sachs와 Hana 공식 리서치 8건을 바탕으로 AI capex가 GPU headline보다 power, grid, HBM, custom silicon, AI-RAN에서 어떻게 검증되는지 정리합니다.

Engineering

Tencent Zixiao C100 and C200: A Strategy Where the Cloud Instance Is Visible but the Chip Is Not

Zixiao C100 and C200 are visible as cloud SKUs while the chips remain opaque. We analyze Tencent's portfolio and the cost of opacity.

Engineering

Tencent Zixiao C100·C200: cloud instance는 보이지만 chip은 보이지 않는 전략

Zixiao C100·C200은 cloud SKU로 보이지만 chip은 불투명합니다. Tencent의 three-chip portfolio와 opacity의 비용을 분석합니다.

Engineering

Alibaba Hanguang 800: One Public Generation and the Invisible Successor

Separating Hanguang 800's proven first generation from its undisclosed successor and Alibaba's shift to Lingjun systems.

Engineering

Alibaba Hanguang 800: 공개된 한 세대와 보이지 않는 다음 세대

Hanguang 800의 검증된 1세대와 공개되지 않은 후속 세대를 분리하고, Alibaba가 Lingjun system으로 옮긴 경계를 분석합니다.

Engineering

웨이퍼가 곧 컴퓨터가 될 때 ⑥: 전력·냉각·warpage

웨이퍼 스케일 칩의 열은 넓은 면적에 퍼지지만 전력 전달과 기계적 평탄도는 훨씬 어려워진다. CS-3의 27 kW 시스템 한도와 DarwinWafer의 약 100 W 실측을 구분해, 수직 전력 공급·cold plate·warpage를 하나의 공학 문제로 읽는다.

Weekly

Weekly Silicon: AI capex는 chip보다 power, 기판, WFE에서 검증된다

이번 호는 Morgan Stanley 공개 Research와 Hana 공식 리서치 7건을 바탕으로 AI infrastructure 조정, HBM, substrate, WFE, power bottleneck을 하나로 묶어 봅니다.

Engineering

Baidu Kunlun Across Generations: From FPGA XPU to a 30,000-Accelerator AI Cloud

From FPGA XPU to Kunlun 3 and a 30,000-device cluster, how Baidu vertically integrated search, PaddlePaddle and cloud.

Engineering

Baidu Kunlun 세대론: FPGA XPU에서 3만 장 AI Cloud까지

FPGA XPU부터 Kunlun 3와 3만 장 cluster까지, Baidu가 검색 workload·PaddlePaddle·cloud를 수직 통합한 과정을 분석합니다.