VLSI Korea
Engineering
Huawei Ascend 310 to 970: Compensating for Process Constraints with a SuperPoD Strategy
How Huawei's Ascend 310-to-970 roadmap uses memory specialization and an 8,192-chip SuperPoD to offset process constraints.
research
Engineering
Huawei Ascend 310에서 970까지: 공정 열세를 SuperPoD로 보완하는 시스템 전략
Ascend 310부터 970까지, Huawei가 공정 제약을 memory 분화와 8,192-chip SuperPoD 전략으로 보완하는 방식을 분석합니다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ⑤: I/O와 메모리 월
웨이퍼를 하나의 컴퓨터로 만들면 내부 데이터 이동은 비약적으로 빨라진다. 대신 계산 자원은 면적에 비례해 늘고 외부 접점은 둘레에 묶인다. WSE-3의 21 PB/s SRAM, 214 Pbit/s 패브릭과 1.2 Tbit/s 시스템 I/O 사이의 간극은 웨이퍼 스케일의 장점이자 설계 제약이다.
Weekly
Weekly Silicon: HBM 계약과 AI 서버 수요가 optical·power 병목으로 번진다
이번 호는 Hana 공개 리서치 7건을 바탕으로 HBM 장기 공급 계약, 한국 반도체 수출, AI server backlog, optical transceiver와 power infrastructure 병목을 하나로 묶어 봅니다.
Engineering
Meta MTIA 100 to 500: How a Recommendation ASIC Became a Six-Month GenAI Chiplet Roadmap
How MTIA 100 through 500 turned a recommendation ASIC into a six-month HBM, network-chiplet and MX4 GenAI roadmap.
Engineering
Meta MTIA 100에서 500까지: 추천 ASIC이 6개월 주기 GenAI chiplet로 변한 이유
MTIA 100부터 500까지, 추천 ASIC이 HBM·network chiplet·MX4를 갖춘 6개월 주기 GenAI roadmap으로 변한 이유를 분석합니다.
Engineering
Microsoft Maia 100 to Maia 200: Azure's Ethernet Inference Factory
How Brainwave, Maia 100 and Maia 200 led Azure to an HBM3e and two-tier Ethernet inference factory.
Engineering
Microsoft Maia 100에서 Maia 200까지: Azure가 선택한 Ethernet 추론 공장
Brainwave·Maia 100·Maia 200을 따라 Azure가 HBM3e와 two-tier Ethernet으로 추론 공장을 만든 과정을 분석합니다.
Engineering
웨이퍼가 곧 컴퓨터가 될 때 ④: 버스가 사라진 자리, NoC와 컴파일러
90만 코어를 하나의 bus에 물릴 수는 없다. wafer-scale의 실제 아키텍처는 각 코어 옆 router와 SRAM을 반복한 2D mesh이고, compiler가 연산과 데이터를 물리 좌표에 배치해 통신을 짧게 만드는 공간 컴퓨터다. 214Pbit/s라는 집계 대역폭도 bisection 성능과는 다르다.
Weekly
Weekly Silicon: AI capex는 memory 계약·power 반도체·India OSAT로 이동한다
이번 호는 memory 장기 공급 계약, AI data center 전력관리 반도체와 MLCC, L&T Semiconductor의 India OSAT 이전을 하나의 공급망 실행 문제로 묶어 봅니다.
Engineering
AWS from Inferentia to Trainium3: The Evolution of an AI ASIC with a Price Tag
From Inferentia1 to Trainium3, how AWS Neuron expanded from a chip into a 144-chip UltraServer and token-economics platform.
Engineering
AWS Inferentia에서 Trainium3까지: 가격표를 가진 AI ASIC의 진화
Inferentia1부터 Trainium3까지, AWS Neuron이 chip에서 144-chip UltraServer와 token economics로 확장된 과정을 분석합니다.