一人晶片時代來臨:AI 代理如何改變半導體工程師的工作與生存策略

🆓 免費文章 · 任何人都可以免費閱讀

Agentic EDA 系列 Part 5(完)。Part 4 看了市場的錢流向。最後一篇是人的故事:代理會把晶片設計帶到哪裡,以及在這個過程中,工程師的工作與價值如何改變。

核心摘要

• 晶片設計的複雜度已超越工程師人力所能承擔的速度。每節點設計成本從 28nm 的 $48M 漲到 2nm 的 $725M,達 15 倍,光驗證成本就超過 $100M。TSMC 新製程的新增 tapeout 數從 N5 到 N2 增加了 4 倍。
• 把所需的生產力提升寫成式子,就是複雜度增加率 − 人力增加率。人力原地不動、只有複雜度上升,每個節點每人生產力必須提升約 2 倍才能維持現狀。代理不是選項,是算術。
• 自動化有順序。只負責跑工具的「跑流程工」與修錯誤迴圈的「管線清理」最先被取代。順序是 watchdog 代理 → copilot → 「不睡覺的初級工程師」 → architect-in-the-loop。
• 有一個結構性問題。資深工程師全都是從跑流程工出身的,若初級工程師的工作消失,成為資深工程師的梯子就會斷掉。
• 能存活的能力是系統架構判斷、分割設計、簽核信任保證。結論不是「zero engineer」,而是「one engineer + agents」。

為什麼代理不可或缺:複雜度的算術

「AI 代理能幫忙做晶片設計就好了」不是願望。先看數字。

設計成本的加速。 依業界流傳的 IBS 估計,設計一顆晶片的總成本在 28nm 為 $48M、7nm 為 $249M、3nm 為 $581M、2nm 為 $725M。不是線性上升,而是加速。在 2nm,光驗證(validation)成本就超過 $100M。在 2nm 重 spin 一次,數億美元與數個月的時程就飛了。^[1]

Tapeout 數的增加。 依 TSMC 在 2026 年 OIP 公布的資料,新製程第二年的新增 tapeout 數(NTO)經過 N5、N3、N2,增加了 4 倍。與節點越難設計越少的通念相反,AI 與 HPC 需求正把 tapeout 往上推。^[2]

角落(corner)的爆炸。 在 3D IC 與小晶片時代,既有的 PVT×操作模式矩陣會乘上新的軸:各晶片的熱梯度(thermal gradient)、機械應力與 warpage、晶片間的偏差。業界已開始以「multi-physics Liberty 檔案」的概念來稱呼它。雖然還在概念階段,卻是簽核維度本身正在增加的訊號。^[3]

規模的跳躍。 在 wafer-scale 封裝時代,要處理數百個小晶片與數百萬個凸塊。Futurum Group 展望 2030 年將有 200 萬片規模的 CoWoS 級晶圓需求。

1. 此為業界所知的 IBS 估計值。IBS 原始資料的方法論未公開,應以趨勢解讀。 ↩︎
2. SemiEngineering, "TSMC OIP: Chip Industry Growth Blows Past Forecast", 2026-10. ↩︎
3. EDN, "Mastering multi-physics effects in 3D IC design"(2026 年確認)。 ↩︎

把這四個向量合成一句話:設計變得更貴、更多、維度增加、規模變大。 但工程師的人數原地不動。

生產力缺口:代理必須填補的洞

把所需的生產力提升寫成式子很單純。

所需的每人生產力提升 = 設計複雜度增加率 − 工程師人力增加率

設計成本每個節點上升約 2 倍,而人力增加率接近 0,所以即便什麼都不做,每人生產力每個節點也必須提升約 2 倍才能維持現狀。填補這個洞的方法只有三種:把人招到 2 倍(做不到)、把設計變簡單 2 倍(物理定律不允許),或把每人產出提高 2 倍(就是代理)。

這個框架重要的原因是,它把代理的討論從「有了很好」變成「沒有不行」。代理的導入成本不該與「省下的人事費」比較,而該與「沒有代理就承擔不了的複雜度」比較。以後者來看,代理不是成本,是前提條件。

自動化的順序:什麼先消失

代理不會一次拿走所有工作。有順序:從模式明確、判斷成分少的工作開始。

第 1 階段:跑流程工。 跑工具執行、看 log、再重跑的工作。技能的全部就是會按按鈕的角色。這是代理最先吃掉的部分。

第 2 階段:管線清理。 處理跑流程時冒出的錯誤與警告的迴圈。讀錯誤、找原因、修正、重跑的反覆是模式比對,代理很擅長。Netlist 一出來就自動跑 LEC 與 lint 並彙總結果的 watchdog 代理,將成為這個階段的標準形態。不過它不會完全消失。當代理吃掉 95% 的簡單錯誤,留給人的是工具 bug 級、PDK 問題級、第一次見到的怪東西。「無聊的錯誤歸機器,奇怪的錯誤歸人」的分工。

第 3 階段:Copilot 與「不睡覺的初級工程師」。 RTL 生成輔助、testbench 自動生成、coverage 分析等領域。在這個階段,工程師的工作從「親自寫」變成「下指示並審查」。

第 4 階段:Architect-in-the-loop。 最終形態。人類定義架構與 intent,代理以區塊為單位執行設計與最佳化,人類在系統層級驗證並簽核。截至 2026 年 10 月,尚無經獨立驗證的完全自主 industrial tapeout 案例。^[1]

1. arXiv:2512.00016, "Architect in the Loop Agentic Hardware Design and Verification", 2025-10. ↩︎

梯子問題:初級工程師消失,資深工程師從哪來

現在的資深工程師全都是跑流程工出身。熬夜跑過流程、抓過數千個警告、因為時序關不起來而翻掉 floorplan 的經驗,會變成「手感」。若代理把初級工程師的工作全吃掉,初級成為資深的梯子就會斷掉。

在晶片設計中問題更嚴重。軟體部署後可以修,晶片一旦 tapeout 就結束了。在 1% 的錯誤會變成數千億韓元重 spin 的世界裡,「手感」的價值大得多,而培養那份手感的過程正是初級工程師的工作。

可能的解法有三個方向。

第一,模擬的梯子。即使代理代勞初級工程師的工作,基於教育目的,刻意保留讓人親手做的區段。就像飛機駕駛員在 autopilot 時代仍要做手動操縱訓練。

第二,以審查者身分成長。初級工程師不親自設計,而是審查代理的產出來學習的路徑。不過,這條路徑是否真能培養「手感」,尚未獲得驗證。

第三,在小型晶片上實戰。若拜代理之賜能以少數人力做晶片,初級工程師以 ownership 跑完一顆小晶片完整流程的機會反而可能增加。諷刺的是,代理在打斷梯子的同時,也可能造出新的梯子。

能存活的能力:機器拿不走的三件事

1. 系統架構判斷。 決定「走這個架構,PPA 出得來嗎、時序關得起來嗎」的工作。代理擅長最佳化給定的目標,卻不擅長決定目標本身。

📩 在持續關注這個主題嗎？

財報·報告·HBM供需的後續分析，每天10:30（KST）寄到您的信箱。 免費訂閱 →

2. 分割設計。 決定如何切分大型設計的工作。研究確認了一個事實:切分得越細,LLM 就越能理解並最佳化每一塊。但 ROME 論文的決定性發現是,決定「如何切分」本身就是困難的工作。分割是代理時代反而更重要的人類技能。

3. 簽核信任保證。 蓋下最後印章的工作。無論代理自動化了多少,tapeout 的責任由人類承擔。像 STA signoff 這種「信任層」的專業,在代理時代價值會上升。
把這三件事縮成一句話,就是「做什麼、如何切分、能不能放行」。代理拿走「如何製作」,人類守住其餘三件。

與代理共事的實務模式

模式 1:Spec-driven。 在讓代理直接寫程式碼之前,先讓它寫規格。代理的產出品質與輸入規格的品質成正比。

模式 2:Verifier-in-the-loop。 不讓代理單獨判斷,每一步都以確定性 verifier 收尾。把 Lint、CDC、LEC、formal 等既有工具放進代理迴圈裡。

模式 3:審查檢查清單的標準化。 當人類審查代理的產出時,事先定好要看什麼。

模式 4:從小的開始。 從失敗成本低的地方開始,隨著信任累積再擴大範圍。

展望:Phase 1 → 2 → 3

Phase 1(現在~2027):1 人負責 2~3 個區塊。 代理以 watchdog 與 copilot 的身分進場。實質生產力變成 2~3 倍。

Phase 2(2027~2029):1 人負責一個子系統。 隨著 multi-agent 編排成熟,一位工程師負責子系統單位。這是分割設計能力成為核心的區段。

Phase 3(2030~):1 人負責整顆晶片。 從中小型晶片開始出現「一人 tapeout」。人類以架構師與最終簽核者的身分留下來。

這不是「zero engineer」的故事,而是「one engineer + agents」的故事。而在這個轉變中勝出的,不是最早接受技術的人,而是最快學會如何把工作交給代理的人。

筆者評論:現在該準備什麼

第一,親自用用看代理。 在自家的一個小區塊上跑代理,親自衡量它能信到什麼程度。重要的是用自家的資料衡量,而不是別人的基準。

第二,學習分割。 這是未來 5 年價值上升最多的技能之一。階層設計、介面定義、CDC 邊界管理等經典主題,在代理時代獲得了新意義。

第三,投資信任層。 STA、formal、signoff 方法論等驗證專業,在代理時代反而會附上溢價。親自設計從「跑流程工」爬升到「做判斷的人」的梯子。

Agentic EDA 同時也是半導體設計的民主化。當少數人力就能做晶片,有想法的小團隊就能與大公司競爭。成為乘上這波浪潮的一方,還是被捲走的一方,取決於現在的選擇。先用的人先學到。

FAQ

Q1. 工程師 1 人真的能做完整顆晶片嗎?
中小型晶片預計在 2030 年前後成為可能。但最先進的大型 SoC 會維持團隊單位。重要的是方向:每人負責的範圍變寬是確定的。

Q2. 現在是不是不用再招新人工程師了?
相反。因為梯子問題,新人的培養必須做得更有意識。需要設計新的修煉過程,例如以審查者身分成長的路徑、在小型晶片上的 ownership 經驗。

Q3. 代理做的 RTL 可以相信嗎?
截至 2026 年 10 月,尚無經獨立驗證的完全自主設計案例。代理的產出以 signoff 工具驗證,最終判斷由人類做。不是相信,而是驗證。

Q4. 應該培養什麼能力?
系統架構判斷、分割設計、簽核信任保證三項。也就是決定「做什麼、如何切分、能不能放行」的能力。

Q5. 代理經驗在就業市場上有幫助嗎?
有。把代理實際應用在設計上的經驗、了解代理產出極限的經驗,將成為 2027 年之後招聘市場的差異化要素。

Q6. 現在立刻能做的最小第一步是什麼?
在你負責的一個區塊上接上 watchdog 代理。從讓它在 netlist 生成後自動跑 LEC 或 lint 並彙總結果開始。

Sources

• IBS 估計(LinkedIn,2025 年):各節點設計成本。
• SemiEngineering(2026-10):TSMC OIP,新製程 NTO 增加 4 倍。
• EDN(2026 年確認):3D IC multi-physics 簽核。
• arXiv:2512.00016(2025-10):"Architect in the Loop Agentic Hardware Design and Verification"。
• arXiv:2409.11414(ICCAD 2024):"RTLRewriter"。
• arXiv:2412.05393:"HiVeGen"。
• arXiv:2407.18276:"ROME"。
• MobilityForesights(2026 年確認):verification 佔 design schedule 的 60~70%。

常見問題

各節點的晶片設計成本漲了多少?

以 IBS 估計為基準,從 28nm 的 4,800 萬美元到 2nm 的 7 億 2,500 萬美元,約為 15 倍。在 2nm,光驗證成本就超過 1 億美元。

AI 代理自動化以什麼順序進行?

跑工具的角色與錯誤修正迴圈最先被自動化。之後範圍依 watchdog 代理、copilot、architect-in-the-loop 的順序擴大。

代理時代能存活的工程師能力是什麼?

系統架構判斷、分割設計、簽核信任保證。結論不是工程師消失的形態,而是一位工程師與代理共同工作的形態。

初級工程師的成長路徑會出現什麼問題?

梯子斷裂問題。現在的資深工程師全都出身於初級時期的重複工作,若那些工作被自動化,成長為資深工程師的路徑可能被切斷。

相關文章

• Agentic EDA 2026:Synopsys、Cadence、Siemens 三家公司的晶片設計代理策略比較
• Agentic EDA(3):切分得越細就越聰明——階層式 AI 晶片設計研究的最前線
• 晶片設計 AI 代理由誰販售:以 build vs buy 解讀 Agentic EDA 市場地圖
• RTL 將變得免費:AI 如何改變標準 IP 的護城河與 RTL 工程師的未來
• AI 設計 AI 晶片:OpenAI、Anthropic、Tesla 跨入矽晶的真正原因

📩 今天錯過的分析，明天早上寄到您的信箱

每天10:30（KST）Daily Silicon與財報·機構報告核心解讀搶先送達。訂閱後可選擇韓語/英語/日語新聞通訊，中文深度分析每日在網站更新。

免費訂閱 →

免費 · 無垃圾郵件 · 隨時退訂