EDA - VLSI Korea

AI 생성 RTL이 다섯 개의 검증 게이트를 거쳐 검증된 실리콘 칩이 되는 과정

EDA

RTL 바이브 코딩 시대, 엔지니어가 지켜야 할 5개 검증 게이트

AI가 RTL과 테스트벤치를 만드는 시대입니다. 현직자가 실제 프로젝트와 포트폴리오에서 반드시 확인할 다섯 검증 게이트를 정리했습니다.

korean

Daily Silicon: TSMC 402억달러·2nm: 반도체 설계와 High-NA EUV

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC의 2분기 매출은 402억달러, 총마진은 67.7%였다. 3분기 매출 가이던스는 446억-458억달러로 올라갔다. 이제 질문은 AI 수요의 크기가 아니라 2nm 웨이퍼가 수율, 패키징, 고객 qualification을 거쳐 얼마나 빨리 출하로 닫히는가다. Intel 18A에서 High-NA EUV가 일부 양산 레이어에 투입된 것도 같은 문제를

korean

Daily Silicon: TSMC 402억달러·ASML 93억유로: 2nm·EUV 증설

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC의 2분기 매출은 US$40.20 billion, 총마진은 67.7%였다. 2nm가 웨이퍼 매출의 3%로 처음 잡혔고 3분기 매출 가이던스는 US$44.6 billion-US$45.8 billion이다. ASML도 €9.3 billion 매출과 54.0% 총마진을 기록하고 연간 전망을 올렸다. 2027년 low-

pillar

AI EDA 생산성 스택: RTL보다 검증과 클로저가 먼저 바뀐다

AI EDA의 첫 수혜 영역은 RTL 생성보다 검증 triage와 물리설계 클로저다. 자동화 순서와 엔지니어링 병목을 데이터와 워크플로우 관점에서 정리한다.

pillar

반도체 인재 10만명 시대: 설계 엔지니어가 되는 현실적인 로드맵

정부의 반도체 투자와 인재 양성 신호를 VLSI Korea 성장 퍼널로 바꾸는 커리어 로드맵입니다. RTL, DV, STA, PD, DFT, AMS, EDA 트랙별로 입문자가 만들어야 할 증거를 정리했습니다.

pillar

Rowhammer란? DRAM bit flip이 보안 문제가 되는 이유

Rowhammer는 해킹 기법 이전에 DRAM scaling이 만든 물리적 integrity 문제다. 반도체 엔지니어 관점에서 cell, row activation, TRR, ECC, DDR5 mitigation 한계를 정리한다.

pillar

Intel XBM이란? Cross-Batch Memory가 HBM 옆에 던지는 질문

Intel XBM은 아직 공식 제품명으로 확인된 항목이 아니다. 하지만 Intel의 패키지 DRAM 세분 접근 특허와 Foveros 방향을 같이 보면, HBM 이후 메모리 병목이 어디로 이동하는지 읽을 수 있다.

korean

Daily Silicon: TSMC 5-10%, 병목은 전 공정으로

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 흐름은 AI 수요가 선단 로직만 밀어 올리는 국면을 넘어, 메모리 spot, IC 설계, 광소자 기판, EDA signoff까지 비용 구조를 다시 쓰는 쪽입니다. TSMC는 advanced nodes 가격 인상 압력을 넓혔고, TrendForce는 DDR4 spot이 오른 반면 512Gb TLC wafer는 밀렸다고 봤습니다. 투자자는 ASP 상승만

korean

[이벤트] 제3회 Korea EDA Workshop + 리크루팅 데이 — 서울대, 6/25(목) 무료

국내 최고 수준의 CAD 연구실인 서울대학교 김태환 교수님 연구실에서 Korea EDA Workshop을 개최하네요. 국내 EDA(설계자동화) 생태계를 한자리에서 만날 수 있는 제3회 Korea EDA Workshop이 6월 25일 서울대학교에서 열립니다. 참가비 무료, 점심 제공. 취업까지! Korea EDA Workshop - 이벤터스채널을 구독하고 최신 행사 소식을 가장 빠르게 받아보세요!이벤터스 왜 가야 하는가 취준생이라면

career

EDA 회사의 R&D 커리어 단점

전세계 반도체 회사들이 사용하는 EDA Tool의 특정 기능 담당 N년차 엔지니어를 상상해보자. 문제는 하나다. 이 회사가 그를 버리면, 그가 당장 갈 곳이 애매하다. 이 사람 혼자의 문제가 아니다. EDA R&D 엔지니어 대부분이 같은 함정에 갇혀 있다. 아무도 말해주지...

EDA

Logical Equivalence Check는 언제 하는걸까?: Synthesis, DFT, P&R, ECO 네 번의 관문

TL;DR 당신은 완벽한 RTL Code를 작성했다. LEC 혹은 EQ는 이런 것을 검증하는 것인데, EDA Tool을 이용해서 설계 하는 단계가 엄청나게 많다. Stage 1: RTL vs Synthesized Netlist Design Compiler가 RTL을...

korean

AI가 Fabless, EDA 회사를 대체할 수 있을까?

AI는 이미 전세계 모든 교과서를 다 집어삼켰다. Claude는 모든 전공의 교과서를 다 메모리에 넣은 만물박사에 가깝다. 오픈소스 코드도 다 봤다. AI가 신입보다 잘하는 영역이 점점 늘고 있다. 그런데 시장은 왜 SaaS (SAP, Adobe) 주가는 후려치고...