Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
russian
5. Почему март кажется интуитивным с точки зрения структуры памяти 5.1 Как получить доступ SRAM Рассмотрим банк: * Выбор конкретной строки (wordline) с помощью шины адреса * Считывание или запись значения ячейки через битную линию, подключенную к этой строке * В один момент времени можно с уверенностью контролировать только "один адрес&
chinese
5.为什么从内存结构的角度看 March 似乎很直观 5.1 如何访问 SRAM 考虑一个银行： * 使用地址总线选择特定行（字行） * 通过连接到该行的 位线读取或写入单元格的值 * 每次只能确定控制 "一个地址" 因此，测试的基本单元自然是这样的。 "选择一个地址 → 执行读/写序列 → 移动到下一个地址" 这个流程本身与 March 元素的定义几乎以 1:1 的比例重叠。 5.2 如何捕获地址解码器故障？ 例如，在一个地址： * 解码器故障导致 两行同时亮起。 * 在此地址，w1可能会导致预期单元格为 1，以及相邻行中的单元格。 现在在另一个地址： * 我们预期相邻单元格为r0，但我们读取了1。 如果您多次重复 r0, r1, 像三月 C-
japanese
5.Memory構造の観点からMarchが直感的に見える理由 5.1 Access方式 SRAM 1バンクを思い浮かべてみると: figure class="kg-card kg-image-card"> * Address busで特定のrow(wordline)を選択 * そのrowに連結されたbitlineを通じてcellの値を読み書きする * 一度に"一つのaddress"だけ確実にcontrol可能 * * だからtestの基本単位は自然にこのようになります。 * * この流れ自体がMarch elementの定義とほぼ1:1で重なります。 * 例えば、あるアドレスで: * Decoder faultにより二つの rowが同時に点灯するとします。 * このアドレスにw1をすると、意図したcellだけでなく、隣のrowのcellも一緒に1になることがあります。 * 今度は別のアドレスで: * その隣のcellをr0と期待したのに1が読み込まれます。 * March C-のようにup/
spanish
5. Por qué marzo parece intuitivo desde el punto de vista de la estructura de la memoria 5.1 Cómo acceder SRAM Consideremos un banco: * Selecciona una fila específica (wordline) con el bus de direcciones * Lee o escribe el valor de una celda a través del bitline conectado a esa
portuguese
Antigamente, "quantos nanos de processo, quantos núcleos" pareciam descrever a maior parte do desempenho dos semicondutores. Atualmente, palavras como chiplet, 2,5D, 3D IC e UCIe são as primeiras palavras que vêm à mente. Não é só porque são palavras da moda. Não é só porque são palavras
russian
Раньше слова "сколько нанотехнологий, сколько ядер", казалось, описывали большую часть производительности полупроводников. Сейчас такие слова, как чиплет, 2,5D, 3D IC и UCIe, - первые, которые приходят на ум. И это не только потому, что они звучат как "buzzwords". Стартап опередил Nvidia, но... Ни один другой
chinese
过去，"多少纳米制程、多少内核 "似乎可以描述半导体的大部分性能。 如今，人们首先想到的是芯片、2.5D、3D IC 和 UCIe 等字眼。 这不仅仅是因为它们是热门词汇，而是因为芯片与芯片之间的互连现在正在推动整个芯片的性能、功耗和成本，而不仅仅是芯片内部。 一家初创公司击败了 Nvidia，但... 下图由 riselab 的 Amir 制作。 X 轴是年份，Y 轴是性能。 黑色为系统半导体> 内存半导体> 互连器件> 性能改进斜率 在电路板层面，您最终将使用这三种处理器，但无论 GPU 的速度有多快，由于其带宽较小，它们都将成为其他半导体的瓶颈。 因此，对于人工智能半导体公司来说，如何获得尽可能多、内存带宽最大的 HBM
japanese
以前は、"プロセスが何ナノか、コアが何個か"が半導体の性能の大部分を説明するように感じられました。 最近では、Chiplet、2.5D、3D IC、UCIeなどの単語が最初に目に飛び込んできます。 これは単なる流行語だからではありません。 今はダイの内部ではなく、ダイとダイの間をつなぐインターコネクトがチップ全体の性能と電力、コストを左右するレベルまで上がったからです。 あるスタートアップがNvidiaに勝ったらしいですが...NVIDIAのチップの性能+電力+汎用性+量産歩留まりなど、広い部分で市場性を勝る半導体はない。 下の資料はriselabのAmirがまとめたグラフである。 X軸は年、Y軸は性能と見ればよい。 黒色はシステム半導体の性能改善勾配＆gt;メモリ半導体の性能改善勾配＆gt;インターコネクトの性能改善勾配 figure class="kg-card kg-image-card kg-card-hascaption"> https://medium.com/riselab/ai-and-memory-wall-2cb4265cb0b8 ボードレベルでは
spanish
Antes, "cuántos nanos de proceso, cuántos núcleos" parecía describir la mayor parte del rendimiento de los semiconductores. Ahora, palabras como chiplet, 2,5D, 3D IC y UCIe son las primeras que nos vienen a la cabeza. No es solo porque sean palabras de moda. Es porque las interconexiones
korean
예전에는 “공정 몇 나노냐, 코어 몇 개냐”가 반도체 성능의 대부분을 설명하는 것처럼 느껴졌다. 요즘은 Chiplet, 2.5D, 3D IC, UCIe 같은 단어들이 먼저 눈에 들어온다. 이게 단순한 유행어라서 그런 건 아니다. 이제는 다이 내부가 아니라, 다이와 다이 사이를 이어주는 인터커넥트가 칩 전체의 성능과 전력, 비용을 좌우하는 수준까지 올라왔기 때문이다.
korean
최근 글로벌 인공지능 인프라 시장은 단순한 성능 경쟁을 넘어선, "어떤 회사의 하드웨어를 사용하는가? 하드웨어 독립성이 있는가?" 같은 구조적인 지각 변동을 겪고 있다. 지난 10여 년간 NVIDIA GPU가 주도해 온 범용 가속기(General-Purpose Accelerator) 시대는 거대언어모델(LLM)과 생성형 AI(Generative AI)의 폭발적인 수요 증가, 그리고 이에 따른
korean
최근 글로벌 인공지능 인프라 시장은 단순한 성능 경쟁을 넘어선, "어떤 회사의 하드웨어를 사용하는가? 하드웨어 독립성이 있는가?" 같은 구조적인 지각 변동을 겪고 있다. 지난 10여 년간 NVIDIA GPU가 주도해 온 범용 가속기(General-Purpose Accelerator) 시대는 거대언어모델(LLM)과 생성형 AI(Generative AI)의 폭발적인 수요 증가, 그리고 이에 따른