korean
VHDL(.vhd)과 EDIF(.edif) 파일이란 무엇인가요?
VHDL과 EDIF는 Verilog만큼 자주 접하지는 않지만, 특정 분야와 legacy design에서 여전히 사용되는 중요한 format입니다. VHDL은 항공/군사 분야에서 선호되며, EDIF는 tool 간 netlist 교환에 사용됩니다. VHDL(.vhd)의 기본 구조...
Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
korean
VHDL과 EDIF는 Verilog만큼 자주 접하지는 않지만, 특정 분야와 legacy design에서 여전히 사용되는 중요한 format입니다. VHDL은 항공/군사 분야에서 선호되며, EDIF는 tool 간 netlist 교환에 사용됩니다. VHDL(.vhd)의 기본 구조...
korean
SDC(Synopsys Design Constraints)는 timing constraint를 기술하는 업계 표준 파일입니다. Clock 정의, IO timing, design rule 등을 TCL 문법으로 작성하며, synthesis부터 STA sign-off까지 동일한...
korean
AOCV와 POCV 파일은 On-Chip Variation을 모델링하는 derate 정보를 담습니다. Flat OCV (set_timing_derate)의 과도한 pessimism을 줄이기 위해 사용되며, sign-off STA의 정확도를 높입니다. AOCV...
korean
Liberty(.lib)는 standard cell의 timing, power, area 정보를 담은 라이브러리 파일입니다. Synthesis tool이 cell을 선택하고, STA tool이 delay를 계산하는 데 사용합니다. .db는 .lib의 바이너리 컴파일 버전입니다....
korean
SDF(Standard Delay Format)는 gate-level netlist의 cell delay와 net delay를 기술하는 파일입니다. Gate-level simulation에서 timing을 반영하기 위해 사용되며, STA tool이 생성합니다. 자세한 문법은...
korean
SPEF(Standard Parasitic Exchange Format)는 layout에서 추출한 기생 R(저항)과 C(용량) 값을 담는 표준 파일입니다. STA tool이 SPEF를 읽어 net delay를 계산하며, timing 분석의 정확도를 결정하는 핵심 입력입니다....
korean
LEF(Library Exchange Format)는 standard cell과 macro의 추상 정보, 그리고 공정의 metal layer 정보를 담는 파일입니다. P&R tool이 cell의 내부 layout을 몰라도 배치와 routing을 수행할 수 있도록, 필요한 정보만...
korean
DEF(Design Exchange Format)는 설계의 물리적 구현 결과를 담는 파일입니다. Cell의 좌표, net의 routing 경로, power grid, blockage 등 P&R의 전 과정을 기록합니다. P&R tool의 주요 입출력 format입니다. DEF는...
korean
GDSII는 반도체 layout의 최종 출력 format으로, 모든 polygon을 layer별로 담고 있습니다. Foundry에 전달하는 tape-out 파일이며, mask 제작의 입력입니다. OASIS는 GDSII의 후속 format으로, 파일 크기를 크게 줄인 것이...
korean
Technology file(.tf), TLU+(.tluplus), QRC tech file(.qrctech)은 공정의 물리적 특성을 기술하는 파일들입니다. Metal layer의 두께, 저항, 유전율 등을 포함하며, P&R tool의 RC estimation과...
korean
UPF(Unified Power Format)와 CPF(Common Power Format)는 multi-voltage 설계의 power intent를 기술하는 파일입니다. Power domain, supply network, level shifter/isolation cell...
korean
SVRF(Standard Verification Rule Format)는 Calibre에서 DRC, LVS, ERC rule을 기술하는 파일입니다. Foundry가 Fabless에게 제공하며, layout이 제조 규칙을 만족하는지 검증하는 데 사용됩니다. DRC Rule...