EDA

Analysis

RTL 氛围编程时代，工程师必须守住的 5 道验证关卡

AI 正在生成 RTL 和 testbench。本文从从业者视角梳理实际项目和作品集中必须检查的五道验证关卡。

Research

DAC 2026 Company Materials: What Synopsys, Cadence, Siemens and NVIDIA Brought

What did major companies actually bring to DAC 2026? This index separates official material, engineering scope, evidence level and the next reader check.

Research

DAC 2026 주요 회사 자료 총정리: Synopsys·Cadence·Siemens·NVIDIA가 내놓은 것

Synopsys, Cadence, Siemens, NVIDIA부터 Samsung과 SK hynix까지, DAC 공식 자료에서 실제로 공개된 것과 아직 확인할 것을 분리했다.

Research

DAC 2026 Topic Map: What 545 Papers Say, and the Seven Hottest Themes

Start with the full DAC 2026 map: 545 titles, official topic counts, seven transparent hot themes and the engineering boundaries that matter.

Research

DAC 2026 545편 주제 지도: AI 159편, 그리고 진짜 뜨거웠던 7개 주제

DAC 2026의 545편을 먼저 전체 지도부터 본다. AI 159, Design 126, EDA 125편과 7개 중복 핫 토픽의 의미를 분리했다.

Daily

Daily Silicon: Samsung KRW 89.5T Profit, HBM4 and ATE Capacity

A practicing semiconductor engineer's daily read on global silicon news - Samsung KRW 89.5T Profit, HBM4 and ATE Capacity

Daily

Daily Silicon: 삼성전자 89.5조원, HBM4·ATE capacity

현직 반도체 엔지니어가 오늘 읽은 글로벌 반도체 뉴스 요약 - 삼성전자 89.5조원, HBM4·ATE capacity

Engineering

USB·PCIe IP 비즈니스 완전 해부: 표준에서 실리콘·소프트웨어·로열티까지

표준 문서는 공개돼도 검증된 실리콘 구현은 비쌉니다. USB·PCIe IP의 controller·PHY·소프트웨어·파운드리 포팅, 인증, license·royalty 구조와 글로벌·한국 플레이어를 한 번에 정리합니다.

Engineering

표준 셀 트랙 높이: 2nm 이후 PPA 병목은 셀 라이브러리다

2nm 이후 로직 스케일링은 트랜지스터 이름보다 표준 셀 높이, 전원 레일 위치, 로컬 배선 혼잡이 좌우한다. 5T 셀은 면적을 줄이지만 핀 접근성, IR drop, 셀 특성화, 라우팅 수렴을 동시에 어렵게 만든다.

Engineering

Mentor Graphics Mafia: PCB에서 FPGA·임베디드·AI까지

Mentor Graphics 출신은 FPGA, emulation, embedded Linux, RF, OPC와 AI EDA로 퍼졌다. Big Three 가운데 가장 넓게 번진 창업 계보.

Engineering

Cadence Mafia: 합병으로 태어나 창업자를 퍼뜨린 EDA 제국

Cadence는 합병으로 태어나 인수로 성장했다. Avant!, Jasper, Novas, eSilicon과 Xpeedic으로 이어진 창업가 네트워크를 추적한다.

Engineering

Synopsys Mafia: EDA 제국 밖에서 회사를 만든 사람들

PayPal Mafia가 회사를 남겼다면 Synopsys Mafia는 설계 flow를 남겼다. Magma, Nassda, Tensilica, Sierra부터 UniVista와 CaretEDA까지 이어지는 EDA 창업 계보.