korean

Daily Silicon: 엔비디아만 정체, 메모리·ARM·ASIC가 끄는 5월 첫째 주

korean

Daily Silicon: 엔비디아만 정체, 메모리·ARM·ASIC가 끄는 5월 첫째 주

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 5월 5~7일은 "AI 인프라 슈퍼사이클의 수익이 누구한테 가는가"를 되묻는 한 주였다. SK증권은 SK하이닉스 목표가를 200만원→300만원, 삼성전자는 40만원→50만원으로 동시에 끌어올리며 메모리 리레이팅을 공식화했고, ARM은 Q4 FY26에 분기 매출 신기록 $1.49B를 찍으며 데이터센터 로열티를 1년 만에 두 배로

By Chase Na - Semiconductor Design Engineer
Daily Silicon: Samsung $1T·KOSPI 7,400·SpaceX Terafab — 5월 6일이 다 바꿨다

korean

Daily Silicon: Samsung $1T·KOSPI 7,400·SpaceX Terafab — 5월 6일이 다 바꿨다

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: AI 메모리 슈퍼사이클이 코스피와 자본 배치 자체를 재편한 하루. Samsung Electronics가 사상 처음 시가총액 $1 trillion을 돌파하고 KOSPI는 7,384.56으로 단일 세션 +6.45% 폭등, 하루 만에 G20 1위 YTD 수익률 75.2%를 굳혔다. 같은 날 SpaceX/Tesla는 Intel 14A 공정으로

By Chase Na - Semiconductor Design Engineer
GAA 나노시트(Nanosheet)란? FinFET 다음, 3nm·2nm를 떠받치는 실리콘 시트 트랜지스터

korean

GAA 나노시트(Nanosheet)란? FinFET 다음, 3nm·2nm를 떠받치는 실리콘 시트 트랜지스터

FinFET이 5nm에서 한계에 부딪힌 뒤, 3nm 이하 leading-edge 노드는 모두 GAA 나노시트로 갈아탔다. 채널을 핀에서 가로로 쌓은 얇은 시트로 바꾸는 이 변화는 단순히 'fin을 눕힌 것' 이상의 의미를 갖는다. 시트 너비를 디자인하면서 driving force와 leakage를 동시에 통제할 수 있게 된 이 구조의 동작 원리, 공정 난이도, 그리고 Samsung·TSMC·Intel의 노선 차이를 정리한다.

By Chase Na - Semiconductor Design Engineer
PIM(Processing-in-Memory)이란? HBM 다음을 노리는 메모리 안의 연산 엔진

korean

PIM(Processing-in-Memory)이란? HBM 다음을 노리는 메모리 안의 연산 엔진

GPU 옆에 HBM을 12-Hi, 16-Hi로 쌓아올려도 결국 데이터는 좁은 통로를 왕복해야 한다. PIM(Processing-in-Memory)은 메모리 셀에서 읽은 데이터를 바깥으로 내보내지 않고 그 자리에서 계산해 'memory wall'을 우회한다. Samsung HBM-PIM, SK Hynix AiM의 구조부터 SW 스택의 약한 고리, JEDEC 표준화 동향까지 정리했다.

By Chase Na - Semiconductor Design Engineer
포크시트 FET(Forksheet FET)란? GAA와 CFET 사이, A14 시대 SRAM 스케일링의 카드

korean

포크시트 FET(Forksheet FET)란? GAA와 CFET 사이, A14 시대 SRAM 스케일링의 카드

AI 가속기 die의 30~40%를 차지하는 SRAM이 N3·N2에서도 거의 줄지 않는 정체. CFET이 양산되기 전 그 사이를 메우는 카드가 Forksheet FET이다. N과 P 사이에 수직 절연벽을 세워 셀 높이를 약 20% 압축하는 imec발 구조 변형의 동작 원리, 공정 난이도, TSMC·Samsung·Intel의 도입 전망, 그리고 한국 파운드리·EDA 생태계에 미칠 영향을 정리한다.

By Chase Na - Semiconductor Design Engineer
CXL 3.0이란? AI 시대 메모리 풀링과 fabric의 새 표준

korean

CXL 3.0이란? AI 시대 메모리 풀링과 fabric의 새 표준

CXL 3.0은 PCIe 6.0 PHY 위에서 64GT/s 대역폭과 fabric 토폴로지, 메모리 sharing·pooling을 지원하는 차세대 캐시-코히어런트 인터커넥트입니다. AI 서버의 메모리 병목과 디스어그리게이션을 가능하게 만들지만, latency budget·스위치 silicon 복잡도·OS 지원이 모두 만만치 않습니다. 기술의 실체와 누가 잘하고 있는지, 한국 메모리에 어떤 의미인지 정리합니다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: Q1 글로벌 반도체 $298.5B — 25% 점프, 외국인이 KOSPI를 끌어올렸다

korean

Daily Silicon: Q1 글로벌 반도체 $298.5B — 25% 점프, 외국인이 KOSPI를 끌어올렸다

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: SIA 가 미국 시간 5월 4일 발표한 1Q26 글로벌 반도체 매출은 $298.5B, 직전 분기 4Q25 대비 +25% 의 분기 사상 최고치였다. 같은 날 코스피는 +5.12% 폭등하며 6936.99 로 마감, SK하이닉스가 +12.52% 상승해 시총 1031조원을 돌파하며 삼성전자에 이어 두 번째

By Chase Na - Semiconductor Design Engineer
글래스 코어 기판(Glass Substrate)이란? AI 가속기 패키지의 다음 substrate 후보

korean

글래스 코어 기판(Glass Substrate)이란? AI 가속기 패키지의 다음 substrate 후보

CoWoS-L이 8x reticle 패키지를 만들면서 organic substrate의 워페이지·신호 손실·면적 한계가 드러나고 있다. 글래스 코어 기판은 silicon에 가까운 CTE, 낮은 dielectric loss, 우수한 평탄도로 다음 substrate 후보로 거론된다. Intel은 2030년, Samsung·SKC/Absolics는 2026-2028년 양산 진입을 목표로 한다. TGV 형성, RDL adhesion, 패널 라인 인프라가 핵심 트레이드오프다.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
Support