Chase Na - Semiconductor Design Engineer

Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.

South Korea
Chase Na - Semiconductor Design Engineer
半導体エージングについて - BTI/HCI, Aging SPICE Simulation, Aging SPICE Simulation

japanese

半導体エージングについて - BTI/HCI, Aging SPICE Simulation, Aging SPICE Simulation

半導体も年を取る 今日の半導体素子(Semiconductor devices)は、動作時間によって徐々に性能が劣化する、一種の"老化"現象を経験します。 MOSFET トランジスタも機械部品が長時間使用すると摩耗するように、MOSFETトランジスタも長時間動作すると電気的特性が変化して回路動作に影響を与えます。 このような現象を半導体エージング(Aging)と呼び、代表的な原因はBias Temperature Instability、BTIとHot Carrier Injection、HCIです。 Agingにより、時間が経つにつれて臨界電圧(Threshold voltageが高くなり、Drain currentは減少し、素子のスイッチング速度と信頼性が低下します. 最終的に回路性能が劣化し、寿命が短くなり、フィールドで予期せぬエラーを引き起こす可能性があります。 以前は、このような経年劣化を防ぐために、回路を過度に保守的に設計し、十分な余裕を持たせることが一般的でしたが、最新のプロセスの超微細トランジスタでは、もはや大きな余裕を持たせる余裕はありません。 htt

By Chase Na - Semiconductor Design Engineer
关于半导体老化 - BTI/HCI、老化 SPICE 仿真

chinese

关于半导体老化 - BTI/HCI、老化 SPICE 仿真

半导体也会老化 当今的半导体器件会出现一种"老化 "现象,其性能会随着时间的推移而慢慢降低。 就像机械零件会随着时间的推移而磨损一样,MOSFET 晶体管也会在长时间工作后改变其电气特性,从而影响电路的性能。 这种现象称为半导体老化,主要原因是偏置温度不稳定性 (BTI) 和热载流子注入 (HCI)。 老化会导致阈值电压升高,漏极电流降低,器件的开关速度和可靠性随着时间的推移而下降。 最终结果是电路性能下降,使用寿命缩短,这可能会在现场导致意想不到的故障。 在早期,为了防止这种老化,通常会过度保守地设计电路,从而留出很大的安全余量。 然而,随着现代工艺中晶体管的超微型化,我们再也无法承受如此大的性能损失。 https://semiengineering.com/aging-analysis-standard-solidifies-through-collaborative-effort/#:~:text=Increased%20reliability%20problems%20at%20the,potential%20failures%20in%20the%20field

By Chase Na - Semiconductor Design Engineer
О старении полупроводников - BTI/HCI, SPICE-моделирование старения

russian

О старении полупроводников - BTI/HCI, SPICE-моделирование старения

Полупроводники тоже стареют Современные полупроводниковые устройства подвергаются своеобразному "старению", когда их производительность медленно ухудшается с течением времени. Как механические детали со временем изнашиваются, так и MOSFET-транзисторы меняют свои электрические характеристики в течение длительных периодов работы, влияя на поведение схемы. Это явление называется старением полупроводников, и основными его причинами

By Chase Na - Semiconductor Design Engineer
반도체 Aging에 대하여 — BTI/HCI, Aging SPICE Simulation

korean

반도체 Aging에 대하여 — BTI/HCI, Aging SPICE Simulation

반도체도 나이를 먹는다 오늘날의 반도체 소자(Semiconductor devices)는 동작 시간에 따라 서서히 성능이 열화되는, 일종의 “노화” 현상을 겪습니다. 마치 기계 부품이 오랜 사용으로 마모되듯이, MOSFET 트랜지스터도 장시간 동작 시 전기적 특성이 변화하여 회로 동작에 영향을 미칩니다. 이러한 현상을 반도체 노화(Aging)이라고 부르며, 대표적인 원인은 Bias Temperature Instability, BTI과

By Chase Na - Semiconductor Design Engineer
FPGA 与 ASIC:内部结构、差异与行业未来

chinese

FPGA 与 ASIC:内部结构、差异与行业未来

让我们深入了解 FPGA 和 ASIC 的内部工作原理,探讨这两种技术的优缺点和业务影响: 1. 在我们的日常生活中,包括智能手机、计算机和汽车电子产品在内,存在着数不清的半导体芯片,但很少有人真正了解它们背后的原理。 2. 电子工程专业的学生和嵌入式开发人员经常使用FPGA板,但很少有人能详细了解 FPGA 的内部工作原理。 我们将从半导体芯片设计中的抽象层开始,然后讨论 FPGA 和 ASIC 在结构上的差异,从技术、成本和数量的角度比较 FPGA 和 ASIC,以及一些有趣的问题,如 "GPU 或 CPU 是 ASIC 吗? 数字芯片设计中的抽象层 一个复杂的数字芯片设计由多个抽象层组成:最高层定义了整个系统的行为,最低层一直到原子材料现象。下面是一个逐步分解的过程: * 系统级: * 定义产品或系统级所需的功能和行为。 * 例如,设计智能手机的通信调制解调器、摄像头处理、人工智能计算等的整体组件和接口。 * 模块级: * 设计构成系统的主要模块。

By Chase Na - Semiconductor Design Engineer
FPGA против ASIC: внутренняя структура, различия и будущее отрасли

russian

FPGA против ASIC: внутренняя структура, различия и будущее отрасли

Давайте глубоко погрузимся во внутреннюю работу ПЛИС и ASIC, изучим плюсы, минусы и бизнес-последствия обеих технологий: 1. В нашей повседневной жизни бесчисленное множество полупроводниковых микросхем, включая смартфоны, компьютеры и автомобильную электронику, но мало кто из нас знает принципы, лежащие в их основе. 2. Студенты факультетов электронной инженерии и разработчики встраиваемых

By Chase Na - Semiconductor Design Engineer
FPGA vs ASIC: 내부 구조와 차이점, 그리고 산업의 미래

korean

FPGA vs ASIC: 내부 구조와 차이점, 그리고 산업의 미래

FPGA와 ASIC의 내부 구조를 깊이 있게 파헤쳐보고 두 기술의 장단점 및 비즈니스적 의미까지 살펴보겠습니다. 1. 우리 일상에는 스마트폰, 컴퓨터, 자동차 전자제어장치 등 수없이 많은 반도체 칩이 사용되고 있지만, 정작 그 속에 어떤 원리가 숨어있는지 아는 사람은 드뭅니다. 2. 전자공학을 전공한 학생이나 임베디드 개발자라도 FPGA 보드를 다뤄본 경험은 많지만, FPGA 내부

By Chase Na - Semiconductor Design Engineer
设置时间和保持时间 - 掌握 VLSI 计时的基本原理

chinese

设置时间和保持时间 - 掌握 VLSI 计时的基本原理

设置时间和保持时间是数字电路中两个最重要的时序约束: * 设置时间是数据必须在时钟边沿之前可靠到达的时间, * 保持时间是数据必须在时钟边沿之后保持的时间。 如果这两个条件不能同时满足,电路可能会进入不稳定状态并发生故障。 개요:通过飞机到达类比理解设置和保持 考虑一下机场的乘客登机系统。飞机准时起飞(时钟边缘)。乘客登机前需要满足两个条件: 1. 设置时间条件:乘客必须在飞机起飞前 30 分钟(设置时间)到达站台。如果您在飞机起飞前 30 分钟到达,而登机口已经关闭,那么很不幸,您就来不及登机了。 这是违反设置规定的行为。 2. 停留时间条件:乘客不得在飞机降落后 5 分钟(停留时间)内突然离开飞机。 在 VLSI 设计中也适用完全相同的原则。为了在时钟沿准确捕获触发器的输入数据,必须同时满足这两个时间窗口。 Setup Time:基本概念 设置时间的定义 设置时间 (tsu) 是指触发器的输入数据在时钟沿之前必须保持稳定的最短时间。 例如,考虑一个设置时间为 1.2ns 的触发器。如果时钟上升沿正好发生在

By Chase Na - Semiconductor Design Engineer
Время установления и время удержания - Освоение основ тайминга в СБИС

russian

Время установления и время удержания - Освоение основ тайминга в СБИС

Время установки и время удержания - два наиболее важных временных ограничения в цифровых схемах: * Время установки - это время, в течение которого данные должны надежно поступать до фронта тактовой частоты, а * Время удержания - это время, в течение которого данные должны удерживаться после фронта тактовой частоты. Если эти два условия

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
Support