Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
korean
Setup Time과 Hold Time은 디지털 회로의 타이밍 제약 중 가장 중요한 두 가지입니다. * Setup Time은 데이터가 클록 엣지 이전에 데이터가 안정적으로 도착해야 하는 시간이고 * Hold Time은 클록 엣지 이후에 데이터가 유지되어야 하는 시간입니다. 이 두 조건을 동시에 만족하지 못하면 metastable state에 빠져 회로가 오작동할 수 있습니다. 개요: 비행기 도착 비유로
korean
Clock Tree Synthesis (CTS) is a key step in physical design to evenly distribute the clock signal from the clock source to all flip-flops (FFs) on the chip. The goal is to minimize Clock Skew and control Insertion Delay to maximize timing margins. Why is CTS necessary? Large chips have
korean
CTS(Clock Tree Synthesis)는 클록 소스에서 칩의 모든 플립플롭(FF)까지 클록 신호를 균등하게 분배하는 물리설계 핵심 단계입니다. 목표는 Clock Skew(클록 도착 시간 차이)를 최소화하고 Insertion Delay(신호 전파 지연)를 제어하여 타이밍 마진을 극대화하는 것입니다. CTS는 왜 필요한가? 대규모 칩에는 수억 개의 플립플롭이 있고, 모두 물리적으로
![[VLSI CAD] MiniSAT？](https://images.unsplash.com/photo-1509228468518-180dd4864904?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDN8fG1hdGh8ZW58MHx8fHwxNzcyOTUwMDY2fDA&ixlib=rb-4.1.0&q=80&w=600)
chinese
满意度 (SAT) 问题可概括为以下问题： 变量能否设置为真/假，从而使给定的布尔公式为真？ 例如，给定公式 f(x,y,z)=(x || y) & (!x || z)， * 找出如何为 x、y 和 z 赋值为 True/False，从而使整个公式为 True，这就是一个 SAT 问题。 这看起来很简单，但是当变量的数量达到数千或数万时， * 而约束条件达到数十万时， * 就变得完全探索不可能了。 迷你卫星页面by Niklas Eén, Niklas Sörensson 2.MiniSat 是一种什么样的 SAT 求解器 MiniSat 是一种基于 CDCL 的高性能 SAT 求解器。
russian
Задача удовлетворимости (SAT) вкратце сводится к следующему вопросу: Можно ли установить переменные в True / False так, чтобы заданная булева формула была истинной? Например, если дана формула f(x,y,z)=(x || y) & (!x || z), * Поиск того, как задать True/False для x, y и z так, чтобы вся формула
English
The Satisfiability (SAT) problem is summarized by the following question: Can the variables be set to True / False such that the given Boolean formula is True? For example, given the formula f(x,y,z)=(x || y) & (!x || z), * Finding out how to assign True/False to x, y,
korean
SAT(Satisfiability) 문제는 다음 질문으로 요약된다. 주어진 Boolean 수식이 True가 되도록 변수들을 True / False로 정할 수 있는가? 예를 들어, f(x,y,z)=(x || y) && (!x || z) 라는 수식이 있을 때, * x, y, z에 True/False를 어떻게 할당하면 전체 수식이 True가 되는지를 찾는 것이 SAT 문제다. 이건 단순해
chinese
当您学习数字电路设计时，您会遇到 unate / non-unate 单元，起初您会想："这有什么意义？" Unateness 是 STA 的一个标准，旨在 "用简单的规则安全、单调地定义最坏情况"。这是为了降低运行时性能和悲观程度。 1) Unate / Non-unate：单线定义 * Unate 单元：输入转换（上升/下降）可以单调地确定给定输入引脚的输出转换方向。 → STA 可以固定过渡方向并计算最坏情况。因此，需要计算的情况数量很少。 * 例如，AND 栅极要么会发生输入引脚转换，而输出引脚会发生同方向的信号转换，要么会保持先前的信号。 * 反之，如果输出引脚信号的移动方向与输入引脚相反，则称为负单向门。 * 非单向门单元：输出转换的方向可能因情况（不同的输入状态/条件）而异。 → STA 无法固定转换方向，因此需要分割情况。 换句话说，
russian
При изучении проектирования цифровых схем вы сталкиваетесь с нечетной/нечетной ячейкой, и сначала думаете: "Какой в этом смысл?" Нечетность - это критерий для STA, позволяющий "безопасно и монотонно определить наихудший случай с помощью простых правил". Это необходимо для снижения производительности и пессимизма во время выполнения. 1)
English
When you study digital circuit design, you come across unate / non-unate cell, and at first you think, "What's the point?" Unateness is a criterion for STAs to "safely and monotonically define the worst case with simple rules". This is to reduce performance (runtime) and
korean
디지털 회로 설계를 공부하다 보면 unate / non-unate cell이 나오는데, 처음엔 “이게 뭐가 중요하지?” 싶다. Unateness는 STA가 ‘단순 규칙으로 안전하게 최악의 경우를 단조롭게 정의 할 수 있는가’를 가르는 기준이다. 성능(runtime) 과 Pessimism을 줄이기 위함이다. 1) Unate / Non-unate: 한 줄 정의 * Unate cell: 특정 입력 핀 기준으로 입력 전이(rise/
English
Last updated: March 2, 2026 VLSI Korea ("we," "us," or "our") operates the website https://www.vlsi.kr (the "Site"). This Privacy Policy explains how we collect, use, and protect your information when you visit our Site. By using this Site, you