korean
EDA Tool의 가격 구조 분석. Synopsys, Cadence, SIEMENS EDA
Executive Summary 높은 가격에 대한 구조적 원인 Duopoly 독점이면, 가격을 더 올려도 되잖아? 이것은 one-shot 관점이고, EDA Industry는 repeated game + whales 시장이라서 그렇게 단순하지 않습니다. 독점적 지위가...
Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
korean
Executive Summary 높은 가격에 대한 구조적 원인 Duopoly 독점이면, 가격을 더 올려도 되잖아? 이것은 one-shot 관점이고, EDA Industry는 repeated game + whales 시장이라서 그렇게 단순하지 않습니다. 독점적 지위가...
korean
5. Memory 구조 관점에서 March가 직관적으로 보이는 이유 5.1 Access 방식 SRAM 한 bank를 떠올려보면: 그래서 test의 기본 단위는 자연스럽게 이렇게 된다. “주소 하나 선택 → read/write 시퀀스 수행 → 다음 주소로 이동” 이 흐름 자체가 ...
portuguese
Quando você chega ao laboratório DFT pela primeira vez depois de trabalhar em design lógico, há um ponto em que você fica mais confuso. Scan, ATPG, padrão...
russian
Когда вы впервые приходите в лабораторию DFT после работы в области логического проектирования, наступает момент, когда вы больше всего растеряны....
chinese
当您在从事逻辑设计工作后第一次来到 DFT 实验室时,有一点是您最困惑的。 扫描、ATPG、卡顿模式、过渡模式等都很熟悉,但一到存储器方面,您就会突然谈到 March 算法、MBIST、故障模型 。 即使是资深的 DFT 工程师有时也会对此感到困惑: "March C- 究竟涵盖了哪些故障?...
japanese
Logicデザインの方だけやっていて、DFT Labに初めて入ると一番戸惑うところがあります。 Scan、ATPG、stuck-at pattern、transition patternなどは慣れているのですが、memoryの方に行く瞬間、突然 March algorithm、MBIST、fault...
spanish
Cuando llegas al laboratorio de DFT por primera vez después de trabajar en diseño lógico, hay un punto en el que te sientes más confuso. Scan, ATPG, patrón...
korean
Logic 디자인 쪽만 하다가 DFT Lab에 처음 들어오면 제일 당황하는 지점이 있다. Scan, ATPG, stuck-at pattern, transition pattern 이런 건 익숙한데, memory 쪽으로 가는 순간 갑자기 March algorithm, MBIST,...
portuguese
Um dos bugs mais frustrantes após o tape-out de semicondutores é este: A simulação de funções é perfeita , o Silicon Bring-up funciona na maior parte do...
russian
Одна из самых разочаровывающих ошибок, возникших после вывода полупроводниковой ленты, заключается в следующем: Симуляция функций идеальна , Silicon...
chinese
在半导体带出之后,最令人沮丧的 bug 之一就是这个: 函数仿真完美 ,Silicon Bring-up 大部分时间正常工作,但 "有时 "表现不稳定。 当我尝试在教授面前重现它时,它工作正常....。由于缺乏可重复性,调试日志也很模糊。如果你深入挖掘,往往会得出相同的结论:...
japanese
半導体のTape-out後、最も苦痛なバグの一つはこのような形である。 Function simulationも完璧 、Silicon Bring-upでもほとんど正常、しかし "たまに"異常動作をする 教授の前で再現しようとすると、またうまく動作する ....再現性が低く、デバッグログも薄暗い。 Clock...