korean
Floorplan(.fp)과 IO Constraint(.io) 파일이란 무엇인가요?
Floorplan file(.fp)과 IO constraint file(.io)은 chip의 물리적 구조를 정의하는 파일입니다. Die 크기, macro 배치, IO pad 위치를 기술하며, P&R의 시작점이 됩니다. OpenROAD Floorplan 정의 방법...
pillar
korean
TCL(.tcl) 파일이란 무엇인가요?
TCL(Tool Command Language)은 EDA tool의 스크립팅 언어입니다. Synopsys, Cadence, Siemens의 주요 tool이 모두 TCL 기반 인터페이스를 제공하며, 설계 flow를 자동화하는 데 사용됩니다. .tcl 파일 자체가 설계 데이터는...
korean
NDM(.ndm/.nlib) 파일이란 무엇인가요? RTL-to-GDS 파일 가이드
NDM(New Data Model)은 Synopsys Fusion Compiler와 IC Compiler에서 사용하는 통합 라이브러리 format입니다. 기존에 별도였던 .lib(timing), .lef(physical), .gds(layout) 정보를 하나의 데이터베이스에...
korean
WGL(.wgl)과 STIL(.stil) 파일이란 무엇인가요?
WGL(Waveform Generation Language)과 STIL(Standard Test Interface Language)은 DFT에서 사용하는 test pattern 파일입니다. ATE(Automatic Test Equipment)가 chip을 테스트할 때 이 파일의...
chinese
计算布尔代数：香农扩展、SAT
TL;DR 1.问题：当 Karnaugh 映射断裂时 1.1 40 个变量，Karnaugh 图结束 1.2 本文涉及的 3 个方面 2.香农辅因子：通过 "固定一个变量 "创建的新函数 2.1 定义：辅助因子是一种替换 2.2 关键点："这是一个新函数，x 消失了" 这看起来像一个 "枚举"，但是 ...
russian
Вычислительная булева алгебра: расширение Шеннона, SAT
TL;DR 1. Проблема: когда карта Карнауха ломается 1.1 40 переменных, карта Карнауха заканчивается 1.2 3 вещи, о которых эта статья 2. Кофактор Шеннона:...
English
Computational Boolean Algebra: Shannon expansion, SAT
TL;DR 1. Problem: When Karnaugh map breaks 1.1 40 variables, the Karnaugh map is over 1.2 The 3 things this article targets 2. Shannon cofactor: a new...
korean
Computational Boolean Algebra: Shannon expansion, SAT
TL;DR 1. 문제의식: Karnaugh map이 깨지는 순간 1.1 40 variables면 Karnaugh map은 끝 1.2 이 글이 노리는 3가지 2. Shannon cofactor: “변수 고정”이 만들어내는 새 function 2.1 정의: cofactor는...
![[VLSI CAD] kbdd - MiniSAT - Espresso - SIS？](https://images.unsplash.com/photo-1569605803663-e9337d901ff9?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDF8fGJpbmFyeSUyMHxlbnwwfHx8fDE3NzI5NzUzNzN8MA&ixlib=rb-4.1.0&q=80&w=600)
chinese
[VLSI CAD] kbdd - MiniSAT - Espresso - SIS？
当您参加 EDA 或 VLSI CAD 课程时，您会突然接触到这些工具： 起初，它们似乎都大同小异："这不都是逻辑表达式吗？" "我们在实践中会用到它吗？" 底线是，这些都是来自 "芯片拟合世界 "的工具。 许多数字 EDA 工具（如逻辑合成和 DFT）都使用了这些基本概念。 1.全貌：本课的真正主题...
russian
[VLSI CAD] kbdd - MiniSAT - Espresso - SIS?
Когда вы посещаете занятия по EDA или VLSI CAD, вам неожиданно представляют такие инструменты: Поначалу все они кажутся похожими: "Разве это не все о...
English
[VLSI CAD] kbdd - MiniSAT - Espresso - SIS?
When you take an EDA or VLSI CAD class, all of a sudden these tools pop up: At first, they all seem similar: "Isn't this all about logic expressions?" "Do...
korean
[VLSI CAD] kbdd · MiniSAT · Espresso · SIS?
EDA, VLSI CAD 수업을 듣다 보면, 갑자기 이런 도구들이 튀어나온다. 처음엔 다 비슷해 보인다. “다 논리식 만지는 거 아님?” “이걸 실무에서 쓰긴 하나?” 결론부터 말하면 이 도구들은 ‘칩이 맞는지 증명하는 세계’의 도구들이다. 이런 기본적인 개념들이 Logic...