semiconductor

EMIB란? 실리콘 브리지를 substrate에 매립해 CoWoS 대체를 노리는 Intel의 2.5D 패키징

korean

EMIB란? 실리콘 브리지를 substrate에 매립해 CoWoS 대체를 노리는 Intel의 2.5D 패키징

Intel Foundry 부활 시나리오와 SK hynix의 EMIB 테스트 보도가 겹치며, 그동안 TSMC CoWoS-S에 사실상 의존해 온 AI 가속기·HBM 패키징 생태계가 두 번째 옵션을 진지하게 검토하기 시작했다. EMIB는 풀 실리콘 인터포저 대신 작은 실리콘 브리지를 substrate 내부에 매립하는 방식으로, 비용·면적·확장성에서 다른 trade-off 곡선을 그린다.

By Chase Na - Semiconductor Design Engineer
ALD/ALE란? 원자층 단위로 쌓고 깎는 GAA·3D NAND 시대의 backbone 공정

korean

ALD/ALE란? 원자층 단위로 쌓고 깎는 GAA·3D NAND 시대의 backbone 공정

GAA 나노시트의 work-function metal, 3D NAND 300단 word line, HBM TSV 배리어, EUV 패터닝 spacer — advanced node의 모든 critical 박막은 ALD/ALE를 거친다. 0.5-1.5Å/cycle의 self-limiting 적층과 1Å 미만의 atomic-layer 식각이 왜 backbone이 되었는지, throughput·선택성·전구체 화학의 trade-off, 그리고 메모리 고객이 국내에 있는 한국 공급망의 강·약점을 정리했다.

By Chase Na - Semiconductor Design Engineer
EUV Pellicle이란? 13.5nm 광에 90% 투과를 요구하는 EUV 마스크 보호막

korean

EUV Pellicle이란? 13.5nm 광에 90% 투과를 요구하는 EUV 마스크 보호막

EUV 노광에서 마스크가 받는 광량과 입자 환경 속에서, 펠리클은 단 수십 nm 박막으로 입자는 막고 13.5nm 광은 통과시켜야 한다. 단일 패스 투과율 90%·왕복 81%·열 부하·기계적 강도 — 이 모순 요구가 어떻게 풀려 왔는지, 그리고 High-NA EUV 진입과 함께 왜 다시 한 번 펠리클이 산업적 화두가 됐는지를 ASML·미쓰이·S&S Tech·삼성·TSMC의 행보를 통해 본 EUV 펠리클 현주소.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.