semiconductor

3D NAND String Stacking이란? 채널홀 종횡비의 한계를 deck 분할로 뚫는 layer 경쟁의 backbone

pillar

3D NAND String Stacking이란? 채널홀 종횡비의 한계를 deck 분할로 뚫는 layer 경쟁의 backbone

200층 시대를 넘어 300·400층으로 향하는 3D NAND, 그 핵심에는 채널홀 식각의 종횡비 한계를 deck 분할로 우회하는 string stacking 기술이 있다. Samsung·SK hynix·Kioxia·YMTC가 어떤 구조로 layer 경쟁을 이어가고 있는지, 그리고 한국 진영의 강점과 약점을 정리한다.

By Chase Na - Semiconductor Design Engineer
임베디드 MRAM의 현실 — 28nm 이하 eFlash 대체는 어디까지 왔나

pillar

임베디드 MRAM의 현실 — 28nm 이하 eFlash 대체는 어디까지 왔나

22nm 이하에서 TSMC가 eFlash 로드맵을 사실상 정리한 이후, 임베디드 비휘발성 메모리의 자리는 eMRAM이 빠르게 채워가고 있다. 자동차 MCU와 IoT SoC가 온칩 코드 저장을 요구하면서 MTJ·STT 스위칭 기술의 산업적 의미가 다시 부각되는 시점이다. TSMC·Samsung·GF·Everspin의 양산 현황과 SOT-MRAM, 자동차 Grade-0 인증 흐름까지 정리한다.

By Chase Na - Semiconductor Design Engineer
CMP란? 슬러리와 패드로 원자급 평탄도를 만드는 반도체 backbone 공정

pillar

CMP란? 슬러리와 패드로 원자급 평탄도를 만드는 반도체 backbone 공정

CMP는 1980년대부터 모든 반도체 공정의 뒤에서 wafer를 평탄화해온 backbone 공정이다. 그런데 하이브리드 본딩이 본딩면 sub-nm 평탄도를 요구하고, 3D NAND가 400층을 향해 가고, GAA·BSPDN이 새로운 CMP step을 만들어내면서 CMP는 다시 가장 어려운 step으로 떠올랐다. 슬러리·패드·장비·공정 노하우가 결합된 시스템 문제로서 CMP를 분석합니다.

By Chase Na - Semiconductor Design Engineer
반도체 설계 신입 교육 커리큘럼 — 대기업에서 실제로 가르치는 것들

korean

반도체 설계 신입 교육 커리큘럼 — 대기업에서 실제로 가르치는 것들

반도체 설계 회사에 신입으로 입사하면 첫 3개월은 거의 교육이다. OJT(On-the-Job Training)는 직속 상사나 선배가 실무 현장에서 신입사원에게 실제 업무를 통해 지식과 기술을 전수하는 직장 내 교육훈련이다. 문제는 1의 경우인데, 신입들한테 시킬만한 일이...

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.