RTL2GDS: 配置配線、P&R 半導体物理設計
現代の半導体産業は、ムーアの法則が予測したトランジスタ集積度の限界を絶えず突破しながら進んでいます。 数十億個のトランジスタが爪ほどの大きさのシリコンダイ上に集積されるVLSI時代です。 RTLコードを実際に製造可能な物理レイアウトであるGDSファイルに変換する Physical Design 、通称...
Read analysis
01 / THE BRIEFING
Semiconductor intelligence, without the noise.
현직 엔지니어의 기술 해설과 산업 데이터 분석
YOUR READING LIST
Continue where you left off.
Stored only in this browser.
02 / LATEST INTELLIGENCE
View archive
Analysis for builders and decision makers.
japanese
PDKで実際の工程の微細レベルを把握する方法
先端プロセスでは、 プロセス名称（例：7nm、5nm、3nm） が実際の物理的寸法と一致しない。 むしろチップメーカーはマーケティング目的で世代を区別し、これにより消費者に性能向上を強調してきた。 実際、最近のプロセスノード名は回路の 特定の寸法...
japanese
RTLからGDSへ:1. RTL設計、Verilogコーディングスタイル
第1部: Implementationの始まり (Front-end Bridge) 序文: RTLコードがシリコンになるまでの、最初の関門 現代の半導体設計、特に数十億個のトランジスタが集積されるSoC(System on...
japanese
半導体設計エンジニアの年収ランキング
シリコン帝国の新たな秩序とエンジニアの価値 2025年現在、グローバル経済と技術覇権の中心には半導体が存在します。かつて「産業の米」と呼ばれた半導体は、今や「産業の頭脳」であり国家安全保障の核心資産へと格上げされました。...
japanese
半導体設計とEDAの間でキャリア転換する方法
半導体業界では、設計エンジニアがEDAを多用します。 設計会社からEDA企業へ、あるいはEDA企業から設計会社へキャリアチェンジするケースが多く見られます。 特にEDA企業のアプリケーションエンジニアの大半は、設計会社からEDA分野へ転職した人材です。一方、EDA研究開発エンジニアの多くは、大学院時代からVLSI...
japanese
DFTマーチアルゴリズム？チェッカーボード2
5.Memory構造の観点からMarchが直感的に見える理由 5.1 Access方式 SRAM 1バンクを思い浮かべてみると: figure class="kg-card kg-image-card"> 6.2 なぜわざわざCheckerboardを使うのか？ (All-0/All-1ではダメなのか？)...
japanese
Semiconductor interconnect？チップレット、3D IC、UCIe
以前は、"プロセスが何ナノか、コアが何個か"が半導体の性能の大部分を説明するように感じられました。 最近では、Chiplet、2.5D、3D IC、UCIeなどの単語が最初に目に飛び込んできます。 これは単なる流行語だからではありません。...
japanese
EDA Toolの価格構造分析。Synopsys, Cadence, SIEMENS EDA, Siemens EDA
Executive Summary 高価格の構造的原因 Duopoly 독점이면,価格をもっと上げてもいいんじゃないの？ これはone-shotの観点で、EDA Industryはrepeated game + whales市場なのでそう単純ではありません。...