CPO(Co-packaged Optics)란? 스위치·GPU 옆까지 들어오는 광 IO의 구조와 trade-off

왜 지금 CPO인가

AI 트레이닝 클러스터가 GPU 수만 개 단위로 커지면서, 백본 스위치의 입출력(IO) 대역폭이 시스템 설계에서 가장 비싼 변수로 떠올랐습니다. 800G OSFP 32~64포트짜리 톱-오브-랙 스위치 한 대만 해도 광 모듈에서만 수백 와트가 소모되고, 1.6T·3.2T로 올라가는 다음 세대에서는 광 IO 전력이 스위치 ASIC 자체보다 더 큰 비중을 차지하는 구조가 굳어집니다.

거리도 문제입니다. ASIC에서 전면 패널의 광 케이지까지 PCB 트레이스를 30cm 가까이 끌고 가야 하는데, 채널당 200Gbps PAM-4 신호를 이 거리에서 유지하려면 retimer를 한두 단 더 박거나 저손실 PCB 자재를 채택해야 합니다. 결국 “ASIC 옆에 광 엔진을 데려오자”는 합의가 형성됐고, 그것이 CPO(Co-packaged Optics)입니다.

2025년 NVIDIA가 Quantum-X(InfiniBand)·Spectrum-X(Ethernet) CPO 스위치를 공식 공개하면서, CPO는 데모 단계를 벗어나 양산 카운트다운에 들어갔습니다. Broadcom Tomahawk 5/6 CPO, Marvell 1.6T CPO 솔루션, TSMC COUPE 플랫폼이 같은 시점에 줄지어 발표된 것은 우연이 아닙니다.

CPO의 실체 — 패키지 안에서 광-전 변환을 끝낸다

CPO는 같은 패키지(또는 같은 substrate) 안에 스위치 ASIC 혹은 가속기 다이와 광 엔진을 함께 올리는 방식입니다. 광 엔진은 보통 다음 요소들의 조립체로 구성됩니다.

• Silicon photonics(SiPh) die: 모듈레이터(MZM 또는 ring), 광검출기(photodiode), WDM mux/demux, 광도파로
• Driver / TIA IC: 모듈레이터 driver와 수신측 트랜스임피던스 증폭기. 보통 별도 CMOS 다이로 만들어 SiPh 다이 위에 본딩
• Laser source: 일반적으로 ELS(External Laser Source) 방식으로 패키지 외부에서 fiber로 공급. 일부 솔루션은 패키지 내부에 DFB laser를 집적

ASIC SerDes에서 나온 전기 신호가 driver를 거쳐 SiPh modulator를 구동하고, 그 자리에서 광 신호로 바뀌어 광섬유로 빠져나갑니다. 수신측은 PD가 광을 전기로 되돌리고 TIA가 증폭한 뒤 ASIC의 RX SerDes로 들어옵니다. 핵심은 전기 신호가 ASIC 패키지 안에서 곧바로 광으로 바뀐다는 점입니다. 외부 광 케이지와 retimer를 통째로 들어내는 효과가 여기서 나옵니다.

공개된 자료에 따르면, NVIDIA Quantum-X CPO 스위치는 50T급 이상 총 대역폭에서 기존 pluggable 대비 광 IO 전력을 의미 있게 줄였다고 설명합니다. Broadcom Tomahawk 5 CPO, Marvell 1.6T CPO도 같은 방향성을 갖습니다 — “전기 SerDes 거리는 짧을수록 좋다”는 단순한 원칙을 패키지 레벨까지 밀어붙인 것입니다.

왜 어려운가 — thermal, 서비스성, fiber, EDA

CPO가 매력적인 만큼 풀어야 할 문제도 입체적입니다.

• Thermal: 가장 큰 골칫거리입니다. Ring modulator는 wavelength가 온도에 nm 단위로 흔들립니다. 그런데 같은 패키지에 1kW급 ASIC이 붙어 있으니 광 엔진까지 수십 도가 흘러 들어옵니다. Heater + thermal control loop를 두거나, 상대적으로 둔감한 MZM(Mach-Zehnder)을 택하는 식의 trade-off가 강제됩니다. Laser는 더 까다롭습니다 — 효율이 고온에서 급락하므로 보통 ELS로 패키지 밖에서 cooling해 공급합니다.
• Serviceability: Pluggable은 한 모듈이 고장 나면 뽑고 갈면 끝입니다. CPO는 광 엔진이 ASIC과 같은 substrate에 붙어 있어, 고장 시 보드 단위 혹은 시스템 단위 교체가 됩니다. 데이터센터 운영자 입장에서 MTBF·RMA 정책이 통째로 달라지므로, CPO 솔루션은 보통 redundant lane, in-field re-calibration, BIST 같은 self-healing 메커니즘을 필수로 갖춥니다.
• Fiber coupling: SiPh 도파로와 외부 fiber 사이 결합 정렬은 sub-micron 단위입니다. Edge coupling, grating coupling 모두 alignment tolerance가 까다롭고, wafer-level fiber attach 자동화 수준이 yield를 결정합니다. 한 패키지에 fiber가 16~32가닥 들어가면 커넥터·페룰 설계도 사실상 새로 짜야 합니다.
• Yield와 KGD: 광 엔진 자체가 SiPh die + driver/TIA + laser + fiber attach 조립체이므로 단일 다이가 아닙니다. KGD(known-good-die) 검증 단계가 다층이고, 한 광 엔진이 불량이면 패키지 전체가 폐기되므로 capacity 산정이 보수적으로 흐릅니다.
• 설계 도구: Photonic-electronic 공동 시뮬레이션 환경은 아직 디지털 EDA만큼 성숙하지 못했습니다. 주요 EDA 벤더가 PIC(Photonic IC) 흐름을 내놓고 있지만, schematic-driven layout, parasitic-aware 광-전 동시 검증, thermal-aware optimization은 여전히 도전 과제입니다.

누가 잘하고 있나 — 진영의 윤곽

CPO 진영은 이미 윤곽이 잡혀 가고 있습니다. 공개된 보도와 발표 자료 기준으로 보면 대략 다음과 같습니다.

• Broadcom: Tomahawk 시리즈 스위치 ASIC을 기반으로 가장 먼저 CPO 데모를 공개했고, 하이퍼스케일러 co-design 채널이 강합니다. TSMC SiPh 라인을 활용한다는 분석이 일반적입니다.
• NVIDIA: Quantum-X(InfiniBand)·Spectrum-X(Ethernet) CPO 스위치를 공식 공개했고, 차세대 GPU 시스템의 scale-out IO 후보로 CPO를 명시했습니다. TSMC COUPE 플랫폼을 기반으로 한다는 보도가 다수입니다.
• TSMC: COUPE(Compact Universal Photonic Engine)는 SiPh 공정과 SoIC 본딩을 결합해 photonic die와 logic die를 수직 통합하는 플랫폼입니다. 사실상 CPO의 “파운드리 OS” 위치를 노립니다.
• Marvell: 1.6T CPO 솔루션을 발표했고, 광 DSP·SerDes 자산을 광 엔진 쪽으로 이동시키는 흐름을 보여 줍니다.
• Intel: 오랜 silicon photonics 자산을 가지고 있고, Ayar Labs와 in-package optical IO chiplet 협업을 진행해 왔습니다. Foundry/IDM 양쪽 카드가 모두 살아 있습니다.
• Ayar Labs · Lightmatter · Celestial AI: GPU 옆에 직접 붙이는 optical IO chiplet을 노리는 스타트업 그룹입니다. 스위치보다 가속기 쪽 CPO를 선점하려 합니다.
• Coherent · Cisco(Acacia): 광 부품·광 DSP supply 측면에서 한 축을 담당합니다.

흐름을 보면 “스위치 CPO는 Broadcom·NVIDIA·Marvell이, 가속기 in-package optical IO는 Ayar Labs·Celestial AI 같은 스타트업이, 그 둘을 받쳐 주는 photonic foundry는 TSMC·Intel이” 잡는 구도가 굳어지고 있습니다.

Korea 시각 — HBM 강국, photonic 약점

한국은 HBM과 advanced packaging 양산에서는 세계 최상위지만, CPO의 결정적 building block인 silicon photonics 양산 능력에서는 분명한 격차가 있습니다.

• 강점: SK하이닉스·삼성전자가 hybrid bonding, MR-MUF 등 광-전 통합에 필요한 패키지 기술 경험을 빠르게 쌓고 있습니다. HBM4 단계에서 base die 커스텀이 일반화되면 “메모리 옆 광 IO”도 자연스러운 다음 step이 될 수 있습니다.
• 약점: 국내에서 12인치 SiPh 공정을 양산 수준으로 운영하는 라인은 공개적으로 확인되지 않습니다. 삼성 파운드리는 SiPh PDK 확보 노력을 진행 중인 것으로 알려져 있지만, TSMC COUPE 같은 “photonic foundry 플랫폼”에 준하는 공식 발표는 아직 부족합니다.
• 연구·부품: ETRI·KAIST·GIST의 SiPh 연구는 우수하지만 사업화 갭이 큽니다. 국내 광통신 부품사들은 모듈·트랜시버 레벨에 강점이 있는 반면, photonic IC를 직접 설계·양산하는 자산은 제한적입니다.
• 전략 함의: 한국 메모리 입장에서 CPO 자체가 직접적 위협은 아닙니다. 다만 다음 세대 “HBM 옆 optical IO” 또는 “Optical CXL” 같은 시나리오가 현실화되면, SiPh 공급망이 곧 메모리 시스템의 critical path가 됩니다. K-칩스법·소부장 정책의 다음 라운드에서 광반도체 공급망 보강이 의제로 올라올 가능성이 큽니다.

현장에서 보면, CPO는 “한국이 약한 영역”이지만 동시에 “한국이 가장 빨리 따라잡아야 하는 영역”입니다. HBM이 메모리에서 만든 격차를 광 IO 한 단계에서 잃을 수도 있는 구조이기 때문입니다.

Watch points — 6~12개월 동안 무엇을 볼 것인가

• NVIDIA Quantum-X / Spectrum-X CPO 스위치의 실제 양산 출하량과, 어떤 하이퍼스케일러가 먼저 채택하는지
• Broadcom Tomahawk 6 CPO의 발표 시점과, 그에 묶이는 hyperscaler co-design 사례
• TSMC COUPE의 양산 capacity 로드맵 — 어느 노드, 얼마나, 누구에게 우선 배분되는가
• OIF CPO MSA 1.0 표준 확정 — vendor lock-in 완화 시그널이자, Tier-2 솔루션 진입 장벽 변화 지표
• Optical chiplet 표준화(가령 UCIe-Photonic) 진척과, GPU·NPU에 “광 chiplet”이 default로 붙는 첫 사례
• Ayar Labs · Celestial AI 등 in-package optical IO 스타트업이 어떤 가속기와 동행 발표를 하는지 — 스위치 CPO와 가속기 CPO의 timing gap이 얼마나 좁혀지는가

이 항목들 중 두세 개만 같은 분기에 묶이면, CPO는 “2030년 이후 기술”에서 “2027년 데이터센터의 default 광 IO”로 한 칸 더 이동합니다. 한국 반도체 입장에서는 그 시점 전에 photonic 공급망 카드를 어디까지 깔 수 있느냐가 다음 사이클의 변수가 될 것입니다.