현직 반도체 엔지니어가 오늘 읽은 뉴스 요약:
오늘의 1번은 마이크론이다. FY3Q26 매출 $41.456B와 non-GAAP GM 84.9%는 HBM/DRAM 사이클이 단순 가격 반등을 넘었다는 신호다. 그 위에 TSMC 3nm 리드타임, OpenAI/Broadcom Jalapeno, Qualcomm 데이터센터 진입이 붙으면서 AI 병목이 GPU에서 메모리, 파운드리 슬롯, 패키징 검증으로 퍼지고 있다.
Chase's Take - 나는 오늘 Micron을 1번으로 봐야 한다고 본다. 매출이 $9.301B에서 $41.456B로 올라오고 non-GAAP GM이 84.9%까지 간다는 건 메모리가 commodity cycle이 아니라 AI system constraint로 가격 결정권을 되찾았다는 뜻이다. HBM4 high-volume shipment와 HBM4E 2027 volume production 코멘트는 SK hynix와 Samsung도 다음 콜에서 숫자로 답해야 하는 항목이다. TSMC 리드타임이나 ASIC 뉴스는 중요하지만, 오늘 시장의 원인 변수는 메모리 수익성이다. 다음 watch-point는 FQ4 매출 $50.0B 가이던스가 실제 HBM4 allocation과 non-HBM DRAM 가격으로 얼마나 분해되는지다.
1. Micron Technology reports record results, FY3Q26 매출 $41.456B
TL;DR - Micron은 FY3Q26 매출 $41,456M, non-GAAP GM 84.9%, non-GAAP EPS $25.11을 냈고 FY4Q26 매출 가이던스는 $50.0B +/- $1.0B다.
- 매출은 직전 분기 $23,860M, 전년 동기 $9,301M에서 $41,456M으로 뛰었고 non-GAAP operating margin은 81.2%다.
- 왜 중요한가: HBM과 DRAM 가격 결정권이 메모리를 commodity 부품이 아니라 AI system constraint로 바꾸고 있다.
- FQ4-26 가이던스는 매출 $50.0B +/- $1.0B, GM 약 86%, non-GAAP EPS $31.00 +/- $1.00이다.
- 제품 쪽에서는 HBM4 high-volume shipment, HBM4E calendar 2027 volume production, 245TB QLC SSD shipment가 핵심이다.
- Capex net $7.1B, adjusted FCF $18.3B, cash and investments $30.2B는 공급 확장 여력이 커졌다는 신호다.
출처: Micron Technology - Micron Technology reports record results, FY3Q26 매출 $41.456B
2. TSMC 3nm lead time surpass one year, Samsung Intel foundry push
TL;DR - TSMC 3nm 리드타임이 1년을 넘었다는 보도는 선단 노드 경쟁이 가격보다 슬롯 확보 싸움으로 이동했음을 보여준다.
- DIGITIMES는 2026-06-25 TSMC 3nm 리드타임이 1년을 넘었다고 보도했다.
- 엔지니어 관점에서는 N3/N2 tape-out 일정, mask respin 여유, backend closure buffer를 더 길게 잡아야 한다.
- Samsung Foundry와 Intel Foundry는 당장 성능보다 안정적 ramp, PDK 완성도, packaging capacity를 증명해야 고객 전환을 받을 수 있다.
출처: DIGITIMES - TSMC 3nm lead time surpass one year, Samsung Intel foundry push
3. OpenAI Jalapeno, 9개월 tape-out이 ASIC 기준선을 바꿨다
TL;DR - OpenAI와 Broadcom은 LLM 추론용 Jalapeno를 공개했고, 설계부터 production tape-out까지 9개월이라고 밝혔다.
- OpenAI는 Jalapeno가 memory movement, networking, serving pattern에 맞춘 LLM inference accelerator라고 설명했다.
- 왜 중요한가: 추론 ASIC은 peak TOPS보다 tokens/W, latency, data movement 절감이 실제 비용을 결정한다.
- Broadcom은 Tomahawk networking silicon과 production system을 맡고, OpenAI는 2026년부터 gigawatt scale deployment를 언급했다.
출처: OpenAI - OpenAI Jalapeno, 9개월 tape-out이 ASIC 기준선을 바꿨다
4. Qualcomm 데이터센터 진입, CPU와 AI300을 한 패키지로 판다
TL;DR - Qualcomm은 Dragonfly C1000 CPU, AI300 inference accelerator, HBC 메모리 기술, connectivity, custom silicon을 데이터센터 포트폴리오로 제시했다.
- EE Times는 Qualcomm이 데이터센터 신제품으로 수십억 달러 추가 매출을 겨냥한다고 보도했다.
- 왜 중요한가: 스마트폰 SoC 업체가 rack-scale inference로 들어오면 CPU, accelerator, NIC, memory hierarchy를 함께 보는 설계 경쟁이 된다.
- 초기 승부는 Nvidia와 정면 GPU 싸움이 아니라, Meta 같은 hyperscaler가 전력과 총소유비용을 얼마나 인정하느냐다.
출처: EE Times - Qualcomm 데이터센터 진입, CPU와 AI300을 한 패키지로 판다
5. Qualcomm China AI chip push, export-control-compliant custom chips
TL;DR - TrendForce는 Qualcomm이 중국용 데이터센터 제품군과 export-control-compliant AI accelerator를 준비한다고 전했다.
- 보도에는 Dragonfly C1000 CPU, HBC, Dragonfly AI300, connectivity, custom silicon이 함께 언급됐다.
- 왜 중요한가: 규제 한도 안에서 memory bandwidth와 interconnect를 재배치하는 설계가 중국 AI 수요의 새 기준이 된다.
- ByteDance custom AI data center chip 보도까지 이어지면, 미국 규제는 Nvidia 독점 방어막이 아니라 ASIC 설계 제약 조건으로 작동한다.
출처: TrendForce - Qualcomm China AI chip push, export-control-compliant custom chips
6. Jim Keller의 경고: AI는 여전히 Rent와 Amdahl을 못 피한다
TL;DR - EE Times는 Jim Keller가 AI 인프라의 한계를 더 큰 프로세서가 아니라 memory와 communication 문제로 봤다고 전했다.
- 기사 요지는 Rent's Rule과 Amdahl's Law가 AI 시스템에도 그대로 적용된다는 점이다.
- 왜 중요한가: 연산 블록을 키워도 데이터 이동과 병렬화 한계가 남으면 utilization이 떨어지고, PPA 개선이 비용 절감으로 이어지지 않는다.
- 칩 설계팀은 accelerator macro보다 NoC topology, SRAM banking, package-level bandwidth를 먼저 검토해야 한다.
출처: EE Times - Jim Keller의 경고: AI는 여전히 Rent와 Amdahl을 못 피한다
7. IBM debuts sub-1 nanometer chip technology, 0.7nm nanostack
TL;DR - IBM은 0.7nm급 nanostack 3D 구조와 손톱 크기 칩당 약 1000억 transistor 가능성을 공개했다.
- 발표는 sub-1nm, 0.7nm, 7 angstrom, nearly 100 billion transistors라는 숫자를 앞세웠다.
- 왜 중요한가: nanosheet 이후 scaling 방향은 lateral shrink보다 3D stack, material split, power/thermal integration으로 이동한다.
- 다만 양산 파트너, defect density, thermal path가 확인되지 않으면 foundry roadmap에 바로 들어갈 수 있는 공정 노드는 아니다.
출처: TNGlobal - IBM debuts sub-1 nanometer chip technology, 0.7nm nanostack
8. Deep dive on China LineShine all-CPU exaflops-class supercomputer
TL;DR - The Register는 중국 LineShine exaflops-class 시스템을 분석하며 GPU당 64GB HBM, 1.8TB/s bandwidth, host DDR5-6400 구성을 짚었다.
- 보도에는 GPGPU 32.7 TFLOPS FP64, 470 TFLOPS FP16, 64GB HBM, 1.8TB/s bandwidth가 제시됐다.
- 왜 중요한가: 제재 환경의 HPC는 최고급 GPU 확보보다 memory capacity, bandwidth, CPU-GPU link를 어떻게 조합하느냐가 성능을 좌우한다.
- AI/HPC 엔지니어에게는 FLOPS보다 NUMA, PCIe Gen5, host-to-device bandwidth가 병목 추정의 출발점이다.
출처: The Register - Deep dive on China LineShine all-CPU exaflops-class supercomputer
9. Realizing the future of 3D-IC design, chiplet signoff 문제
TL;DR - Semiconductor Engineering은 3D-IC가 heterogeneous chiplet과 interposer 기반 시스템 설계를 바꾸고 있다고 정리했다.
- 기사의 초점은 pre-designed IP와 third-party IP를 advanced package 위에 결합하는 설계 방식이다.
- 왜 중요한가: 3D-IC에서는 timing signoff, thermal, EM/IR, bump map, interposer routing이 독립 단계가 아니라 하나의 closure loop가 된다.
- EDA와 패키징 팀은 chip-level PPA만으로 tape-out readiness를 판단하기 어렵고, package-aware constraint를 초기에 고정해야 한다.
출처: Semiconductor Engineering - Realizing the future of 3D-IC design, chiplet signoff 문제
