korean

korean

Setup Time과 Hold Time — VLSI 타이밍의 기초 완전 정복

Setup Time과 Hold Time 은 디지털 회로의 타이밍 제약 중 가장 중요한 두 가지입니다. 이 두 조건을 동시에 만족하지 못하면 metastable state에 빠져 회로가 오작동할 수 있습니다. 개요: 비행기 도착 비유로 이해하는 Setup과 Hold 어떤 공항의...

저장

korean

What is Clock Tree Synthesis (CTS) - Skew, Latency

Clock Tree Synthesis (CTS) is a key step in physical design to evenly distribute the clock signal from the clock source to all flip-flops (FFs) on the...

저장

korean

CTS(Clock Tree Synthesis)란? — Skew, Latency

CTS(Clock Tree Synthesis) 는 클록 소스에서 칩의 모든 플립플롭(FF)까지 클록 신호를 균등하게 분배하는 물리설계 핵심 단계입니다. 목표는 Clock Skew(클록 도착 시간 차이) 를 최소화하고 Insertion Delay(신호 전파 지연) 를 제어하여...

저장

korean

[VLSI CAD] MiniSAT?

SAT(Satisfiability) 문제는 다음 질문으로 요약된다. 주어진 Boolean 수식이 True가 되도록 변수들을 True / False로 정할 수 있는가? 예를 들어, f(x,y,z)=(x || y) && (!x || z) 라는 수식이 있을 때, 이건 단순해...

저장

korean

What is Unate / Non-unate Cell in Static Timing Analysis?

디지털 회로 설계를 공부하다 보면 unate / non-unate cell 이 나오는데, 처음엔 “이게 뭐가 중요하지?” 싶다. Unateness는 STA가 ‘단순 규칙으로 안전하게 최악의 경우를 단조롭게 정의 할 수 있는가’를 가르는 기준이다. 성능(runtime) 과...

저장

korean

What is OCV in VLSI? (Global On-Chip Variation)

반도체 미세화와 고정된 PVT Corner의 한계 디지털 회로 설계의 핵심 목표 중 하나는 어떤 상황에서도 칩이 정상적으로 동작하도록 보장하는 Timing Closure입니다. 기본적인 Static Timing Analysis(STA)는 이를 위해 PVT(Process,...

저장

korean

반도체 설계 취업과 이직 전략

학부생부터 3년차까지, 가장 많이 묻는 질문들 VLSI Korea를 운영하면서 꾸준히 들어오는 취업·커리어 질문들을 정리했습니다. 교수님들이 가르쳐주지 않는 이야기들을 최대한 솔직하게 씁니다. 미리 죄송합니다. 저는 MBTI T=100%입니다. 이 글을 읽으시면 꽤...

저장

korean

AI 시대, 엔지니어는 어떻게 살아남아야 할까?

나의 솔직한 고민 요즘 LinkedIn 채용공고들을 보면서 이상한 걸 느꼈다. 회사들은 예전보다 훨씬 높은 스펙을 요구하는데, 정작 신입 공고는 거의 열리지 않는다. 대학과 산업계가 연결된 계약학과 채용이 상당 부분을 차지하고, 나머지 소수의 공고에는 최상위권 후보자들이...

저장

korean

RTL2GDS는 무엇인가요?

TL;DR — 전체 흐름 요약Transistor물리가 논리가 된다. 전압으로 제어하는 ON/OFF 스위치.→ 스위치 소자Logic Gate스위치가 모여 Boolean 연산을 수행하는 게이트가 된다.→ AND, OR, NOT, XORRTL Design회로를 HDL로 추상화해 기술한다...

저장

korean

취업지옥: 한국 회로 설계 엔지니어 현실

대한민국 반도체 엔지니어 현실 리포트 한국 엔지니어 잔혹사 Detailed Edition 열정과 스펙으로 무장하고 사회에 뛰어든 공대생이, 어떻게 20년 만에 치킨 튀김기 앞에 서게 되는가. 공대 졸업생 누구에게나 예상 독서 시간 약 20분 매운맛 지수 🌶🌶🌶🌶🌶 ⚠ 경고: 이 글은 사탕발림이 없습니다 ⚠ 경고: 현실이 불편하다면 지금 닫으십시오 ⚠ 경고: 이 글은 사탕발림이 없습니다 ⚠ 경고:

저장

korean

우주 데이터센터 (Orbital Data Center, ODC) 기술보고

-> 비용 문제가 발생한다. 더 넓은 공간에서, 더 많은 에너지를 받고, 더 적은 에너지를 소모하려면 어떻게 해야할까? 우주 데이터센터(Orbital Data Center, 이하 ODC)는 “지구 데이터센터의 전력·냉각·부지 제약”을 우주로 이전하려는 시도다. -> 그렇게...

저장

korean

[VLSI CAD] Espresso in EDA

Espresso란 무엇인가? 논리식의 기능을 유지하면서, “AND/OR항의 개수를 최소화”를 만드는 고전이자 기준 Espresso는 Boolean 논리 최소화(logic minimization) 알고리즘이자 툴이다. 1. Espresso가 풀려는 문제 다음 두 논리식은 ...

저장