Chase Na - Semiconductor Design Engineer

Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.

South Korea
Chase Na - Semiconductor Design Engineer
CoWoS-L이란? RDL 인터포저에 LSI 브릿지를 박은 5+ 레티클 AI 가속기 패키지

korean

CoWoS-L이란? RDL 인터포저에 LSI 브릿지를 박은 5+ 레티클 AI 가속기 패키지

엔비디아 B200·GB200, 그리고 다음 세대 가속기는 모두 한 가지에 묶여 있다 — CoWoS-L 이라는 TSMC 의 하이브리드 인터포저. RDL 위에 LSI 실리콘 브릿지를 박아 5~6 레티클 면적의 패키지를 yield 있게 만드는 이 기술이 왜 AI 인프라의 진짜 병목인지, 누가 따라잡을 수 있는지, 한국은 어디에 서 있는지를 정리한다.

By Chase Na - Semiconductor Design Engineer
3D DRAM이란? DRAM 미세화 한계를 넘는 수직 채널·셀 어레이 적층

korean

3D DRAM이란? DRAM 미세화 한계를 넘는 수직 채널·셀 어레이 적층

DRAM이 평면 미세화의 한계에 도달하면서 셀 트랜지스터를 수직으로 세우고 셀 어레이를 적층하는 3D DRAM이 다음 노드의 핵심으로 떠오른다. 4F² VCAT, 페리 분리 하이브리드 본딩, 셀 어레이 적층까지 단계별 로드맵과 한국 메모리에 미치는 구조적 영향을 정리한다.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.