korean

반도체 DT, DTECH, CAD, Methodology 팀이 하는 일

Chase Na - Semiconductor Design Engineer

23 4월 2026 — 12 min read

한 줄 요약과 오늘의 메시지

반도체 회사에서 DTECH·CAD·Design Methodology 팀은 칩을 직접 설계하지 않습니다. 대신 "칩이 설계되는 방식 그 자체"를 만드는 플랫폼 엔지니어입니다.

블로거인 저는 Synopsys Product Engineer로 이 세 팀과 가까이 협업 중이고, 그동안 한국·미국·대만의 수많은 DTECH/CAD/Methodology 조직을 고객으로 만났습니다. "이 팀들이 도대체 실제로 뭘 하는 곳인지", "나와 맞는지", "어떻게 들어가고 어떻게 성장하는지"를 한 번에 이해하도록 정리한 가이드입니다.

아래 챕터로 풀어갑니다.

세 팀의 실제 일과 산출물.
회사별 조직 구조 지도.
RTL/PD/DV 같은 메인 설계 직군과의 차이

세 팀을 한 문장으로 구분하기

회사마다 이름은 조금씩 다르지만, 역할은 다음 세 가지 질문으로 나뉩니다.

우리 회사에는 이런 팀이 없다 -> 설계팀에서 누군가가 담당하고 있다.
우리 회사에는 이중에 하나만 있는데요 -> 그 팀이 전부 담당하고 있다.

DTECH or DT (Design Technology)는 주로 한국 회사들은 "DT Team"이라고 부르고, 외국계 팹리스들은 DTECH 팀이라고 많이 부릅니다.

"우리 설계팀에게 어떤 기술을 배포할 것인가"에 답하는 팀입니다. 대기업들은 Foundry DK 뿐만 아니라, 자체 DK도 갖고 있습니다. PDK가 아직 0.1 버전일 때부터 Ring Oscillator와 delay chain, 작은 블록 PD regression을 돌려 PPA(Power/Performance/Area)의 DTCO도 진행하고, Library vs SPICE 평가도 진행하고, TSMC N2 vs Samsung SF2 vs Intel 18A 중 어디로 다음 칩을 태이프아웃할지 경영진에 답을 만들어 주는 사람들입니다. Fabless 뿐만 아니라, Foundry도 DT팀이 있습니다.

그러나 작은 회사들은 자체 DK는 없고 Foundry DK에 의존하기 때문에 공정평가는 거의 하지 않고, Design Methodology team에 가깝습니다.

Design Methodology 팀은 "이DK 공정에서 어떤 flow와 recipe로 Design Teeam에게 배포 할 것인가"에 답합니다. RTL2GDS 전체 flow의 recipe, UPF 기반 low-power 가이드라인, Primetime/Tempus sign-off deck, Calibre DRC/LVS run deck, DFT insertion 템플릿, QoR 대시보드가 이 팀의 산출물입니다.

설계 팀이 사용할 환경과 설계 방법론을 담당합니다. 설계팀에서 기존 과제에서 겪은 문제가 재발하지 않도록 EDA 회사와 Foundry를 컨트롤하는 역할이기도 합니다.

CAD (Computer-Aided Design)는 "그 flow를 수천 명 설계자가 어떻게 안정적으로 돌리게 할 것인가"를 책임집니다. 최근에는 1억개 인스턴스 이상의 디자인을 가진 디자인들이 나오고 있고, 이걸 EDA Tool이 안 죽으면서 돌게 하기 + Report를 정리하고 귀중한 정보만 뽑아내기 + 런타임 빠르게 하는 것은 이제 DM Team 혼자서 할 수는 없는 일이 되었습니다.

CAD 팀은 DM팀의 업무를 포함하여, LSF/Slurm farm, FlexLM 라이선스 서버, Makefile/Python 기반 flow harness, 새 EDA 버전의 regression, SolvNet/Cadence Online Support 티켓 관리, Git 기반 PDK·methodology version control이 실무의 뼈대입니다.

한 줄로 요약하면 DTECH=공정과 설계의 주례자, Methodology=전사 레시피 요리사, CAD=설계팀의 플랫폼 엔지니어입니다. 회사에 따라 둘이 합쳐지거나(특히 Apple의 "Physical Design Methodology CAD Engineer" 같은 통합 직함), 반대로 DTECH 안에 DTCO와 PTEV(Product & Technology Enablement Vehicle, 테스트칩)가 별도 서브팀으로 나뉘기도 합니다.

현장: daily work, tools, deliverables

DTECH가 하루를 보내는 방식

주로 DTECH 팀의 산출물은 Technology Assessment Report, PPA Benchmark Database, Standard Cell Architecture Spec, PDK enablement plan, 그리고 "어느 노드로 tapeout할 것인가"를 결정하는 경영진 보고서입니다. 경영진과 DTECH팀장 도장을 찍으면, 이는 설계팀이 사용합니다. 사용 툴은 Fusion Compiler, IC Compiler II, HSPICE, TCAD Sentaurus, Virtuoso, Quantus, Calibre, 그리고 DSO.ai/Cerebrus 같은 AI 기반 탐색 엔진을 폭넓게 씁니다.

Methodology 엔지니어의 레시피북

Methodology 팀의 산출물 중심에는 Reference Methodology Flow (RM flow)가 있습니다. 회사 내부의 golden script 세트이고, 구체적으로는 Design Compiler RM, Fusion Compiler RM, ICC2 RM, Formality RM 같은 Synopsys SolvNet의 Reference Methodology scripts를 사내에 포팅한 버전입니다. 대기업들은 대부분 회사에서 20년 30년 일한 베테랑들 + Synopsys AE들이 이미 스크립트를 완성해놓았습니다. 이 Reference flow가 설계팀에갑니다.

설계팀이 기존 과제에서 겪었던 문제들을 EDA 회사에게 개선 요청을 하고, EDA 회사가 기능을 만들어오면 평가를 하고, 기능이 완성되면 설계팀이 적용 할 수 있도록 세팅을 해줍니다.

CAD의 플랫폼 엔지니어링

CAD 팀은 많은 독자들이 상상하는 것보다 훨씬 소프트웨어 엔지니어에 가깝습니다. Qualcomm의 "Sr. Staff CPU Physical Design CAD Engineer" JD는 "Oryon CPU용 floor-planning, PD, PDV, signoff를 가능하게 하는 agile flow 구축, 고성능 P&R CAD flow의 신규 feature release, Python/Tcl 고수준 프로그래밍, Calibre·Innovus 파워유저, place-and-route flow regression 관리"를 직무 요건으로 나열합니다.

Intel의 Director-Analog DA Infrastructure JD는 CAD가 실제로 커버하는 범위를 파노라마처럼 보여주는데, FlexLM license server, LSF/grid job scheduling, hardware lifecycle, cloud integration, DR, Git/SVN/Perforce 기반 methodology/PDK overlay/verification deck version control, 환경 capture/reproducible simulation까지 포함됩니다.

한 가지 공공연한 사실은 NVIDIA·Qualcomm·Apple 같은 빅테크 CAD 조직은 상당한 양의 internal CAD software를 보유한다는 것입니다. NVIDIA JD에 "in-house CAD software"가 명시적으로 등장하고, 이들은 vendor tool 위에 자체 wrapper·QoR engine·ML 최적화 레이어를 쌓아서 다른 회사와 격차를 만듭니다.

회사별 조직 지도

삼성전자 — 국내외 이중 구조

삼성은 종합 반도체 기업. 즉, IDM 기업입니다. 그래서 DT팀도 Foundry DT, Memory DT, SLSI DT 등 각 사업부 별 DT팀이 있습니다. PPA평가, MHC (Model to Hardware Correlation), 설계 관점 공정 개선안, 신규 공정 Feature 검토 등 DTCO 후, 여기서 만들어진 PPAC assessment와 research PDK가 Logic Technology Development(TD)로 knowledge transfer되는 구조입니다. 이외에도, 채용공고들을 확인해보니, bitcell/periphery layout, pathfinding, yield ramp까지 다루는 것으로 보입니다.

SK하이닉스 — 메모리 중심의 융합형

SK하이닉스는 CAD, DT, Methodology Engineer 같은 직군으로 채용합니다. 메모리 특성상 DTECH 기능은 소자·공정 팀과 융합된 형태이고, 공개자료만으로는 명확한 경계가 잘 드러나지 않습니다. HBM 호황으로 설계 전반 채용이 늘면서 CAD 직군 T.O.도 동반 증가한 것으로 보이지만, 공식 조직도는 외부에 드러나지 않습니다.

Qualcomm — 가장 모듈화된 조직

Qualcomm은 JD들이 공개된 덕분에 외부에서 조직 구조를 재구성하기 쉬운 회사입니다. DTECH, CAD, Methodology Enablement, Product SoC가 각각 별도 팀으로 존재하고, DTECH 내부에는 DTCO/PPA Scaling과 PTEV testchip R&D가 서브팀으로 더 나뉩니다. CAD도 GCAD(Global CAD), CPU Integration CAD, CPU Physical Design CAD, GPU CAD Flow & Methodology(코크, 아일랜드)처럼 IP별로 세분화됩니다. 한국 지사(Qualcomm Korea)는 주로 modem/RF와 영업 중심이라 핵심 CAD/DTECH 업무는 San Diego·Santa Clara·Austin·Bangalore·Cork에 집중돼 있습니다.

글로벌 팹리스 — 회사별 컬러

NVIDIA는 세 기능이 가장 잘 분리된 예입니다. "EDA Methodology Architect", "CAD Engineer - SOC Design Methodology", "Senior Synthesis Flow CAD Engineer", "ASIC Design Efficiency Engineer", 그리고 DTECH 역할을 하는 Advanced Technology Group(ATG) 같은 세분화된 직함이 공존합니다.
Apple은 반대로 "Physical Design Methodology CAD Engineer"처럼 Methodology와 CAD를 하나의 직군명으로 운영하는 경향이 강합니다. Silicon Technologies 그룹이 이 모두를 품고, 학사+3년 최소 경력 같은 상대적으로 낮은 entry bar로 학사 출신도 진입 가능하게 열어둔 편입니다.
AMD도 PD와 CAD/Methodology가 통합 직함이 많고, Broadcom은 Engineering Infrastructure 이름으로, MediaTek은 TSMC와 거의 같은 명명 체계를 씁니다. Intel은 Design Enablement와 Foundry Services의 DTCO가 2nm·18A 시대에 가장 채용을 확대 중인 영역입니다.

연봉과 커리어

돈:
- 한국은 직군 별 연봉 차이가 없고, 미국이나 인도는 CPU, GPU, NPU team이 가장 높은 TC를 받습니다.
- 설계팀이 가장 많은 야근을 합니다. 기본급 자체는 설계팀이 더 낮을 수 있지만, 엄청난 야근 덕분에 TC는 설계팀이 훨씬 더 높습니다.
- 역사적으로 봐도, 예전에는 DT, DM, CAD팀은 존재하지도 않았고, 설계팀이 모든걸 담당하다가, 필요성을 느끼고 새롭게 생긴 팀들입니다.
커리어:
- 업계에서 가장 공공연한 관찰은 "Design → CAD/Methodology 이동은 쉽지만, CAD/Methodology → Design 이동은 어렵다"는 것입니다. 이유는 단순합니다. Design에서 온 사람은 tool을 깊이 이해하게 되니 flow 오너로 전환이 자연스럽지만, CAD에서 Design으로 가려면 실제 block ownership·tapeout 책임 경험이 없어서 처음부터 재학습이 필요합니다.
- 그래서 커리어 초기 1~2년 안에 방향성을 정하는 편이 유리합니다.
- 설계팀은 제품 Tape-out 경험이 내 스펙이 되고, DT, CAD, Methodology 팀은 배포한 방법론, 논문, 특허가 내 스펙이 되는 경향이 큽니다.

커리어 이동 패턴은 다음과 같습니다.

반도체 설계 → DT/DM/CAD 팀 → EDA 회사
반도체 설계 → EDA 회사
EDA 회사 → DT/DM/CAD 팀
EDA 회사 → 반도체 설계

메인 설계 직군과의 차이, 그리고 2026년 트렌드

제품 중심 vs 플랫폼 중심이라는 본질적 차이

RTL, PD, DV, DFT 엔지니어는 Product 중심으로 움직입니다. tapeout cycle이 리듬을 만들고, 특정 칩의 PPA 달성과 bug-free tapeout, yield가 성공 지표입니다. tapeout deadline과 freeze date가 만드는 스트레스가 정기적으로 찾아옵니다.

반면 DTECH/CAD/Methodology는 Platform 중심으로 움직입니다. 2~5년의 technology-node 수명을 기준으로 하고, flow 채택률·QoR 개선폭·디자인팀 생산성이 성공 지표입니다. tapeout 스트레스는 상대적으로 완화되지만, 여러 프로젝트를 동시에 지원하는 로드와 long-term roadmap에 대한 책임이 그 자리를 차지합니다. 도메인 깊이도 다릅니다. RTL은 특정 IP·블록·도메인에 깊이 들어가고, Methodology는 flow 전체를 넓게 봅니다. 코드 성향도 HDL vs Python/TCL로 갈립니다.

커리어 관점에서 세 팀의 장점은 넓은 시야, EDA 벤더·파운드리로의 이동성, 상대적으로 낮은 번아웃, AI/Cloud 같은 최신 기술을 가장 먼저 만진다는 점입니다. 단점은 직접 칩을 만들었다는 성취감이 약하다는 것, 회사에 따라 "지원 부서" 취급이 남아 있다는 것, 성과 측정이 모호하다는 것, 그리고 앞서 말한 Design 직군으로의 역전환이 어렵다는 구조적 제약입니다.