ARCHIVE / PAGE 4

Latest semiconductor intelligence.

Back to briefing
전력망과 냉각, GPU 랙, 장기 계약이 연결된 네오클라우드 AI 팩토리 에디토리얼 이미지

pillar

네오클라우드 경제학: 전력·가동률·부채로 본 3사 비교

네오클라우드는 GPU 대여업보다 프로젝트파이낸스형 AI 인프라 사업에 가깝다. 수요와 계약은 강하지만 확보 전력이 실제 가동 전력으로 바뀌고, 청구 가능한 이용률이 자본비용을 웃돌아야 현금이 된다. 공시상 핵심 위험은 GPU 가격 하나보다 고객 집중, 연결 지연, 감가상각과 부채다.

By Chase Na - Semiconductor Design Engineer
AI 가속기 패키지의 칩렛과 HBM, 전기 인터커넥트가 광섬유 네트워크로 이어지는 데이터 이동 계층

pillar

메모리 월 다음은 인터커넥트 월인가: AI 패키징이 시스템 공정이 된 이유

다음 테마는 메모리 월이 끝난 뒤 별도로 오는 패키징 사이클이 아니다. HBM이 연산 다이 가까이 이동할수록 병목은 다이 경계, 패키지 배선, GPU 간 링크와 랙 네트워크로 확장된다. 공개 사양상 Rubin GPU 한 개의 HBM4 대역폭은 22 TB/s지만 NVLink 6는 3.6 TB/s, scale-out 네트워크는 0.4 TB/s다. 결국 AI 시스템의 다음 경제성은 더 많은 트랜지스터보다 비트를 얼마나 짧고 싸고 안정적으로 옮기는지에서 갈린다.

By Chase Na - Semiconductor Design Engineer
스마트폰 출하 감소와 첨단 모바일 AP 가치 이동을 표현한 반도체 에디토리얼 이미지

pillar

모바일 AP 시장은 저무는가: 출하량·실리콘 가치·자체 칩의 세 갈래 분기

모바일 AP의 대수 성장기는 끝났지만 시장 전체가 사라지는 것은 아니다. 2026년 스마트폰 출하 급감과 상용 AP 3사의 점유율 하락은 분명한 역풍이다. 반면 5nm 이하 공정, 온디바이스 AI, 고성능 ISP와 모뎀을 묶은 실리콘 함량은 커지고 있다. 따라서 다음 승부는 출하 대수가 아니라 기기당 가치가 감소분을 얼마나 상쇄하는지, 그리고 그 가치가 상용 AP 업체와 자체 칩 진영 중 누구에게 귀속되는지에 달려 있다.

By Chase Na - Semiconductor Design Engineer
팀 가이드: Design Verification (DV) — RTL의 정합성을 책임지는 검증 엔지니어

career

팀 가이드: Design Verification (DV) — RTL의 정합성을 책임지는 검증 엔지니어

DV(Design Verification)팀은 RTL이 스펙대로 동작하는지 UVM 기반 시뮬레이션으로 증명하는 조직입니다. 칩이 잘못 나오면 설계자보다 먼저 추궁받는 자리. 한국 반도체 회사에서 DV가 실제로 어떻게 일하고, 어떤 연봉을 받고, 5년차에 어떤 선택지가 있는지 정직하게 정리했습니다.

By Chase Na - Semiconductor Design Engineer
중국 메모리 지도: CXMT·YMTC의 실제 bit 공급과 DRAM·NAND 가격 압력

pillar

중국 메모리 지도: CXMT·YMTC의 실제 bit 공급과 DRAM·NAND 가격 압력

Framework China Memory Five-Gate Pressure Map 중국 메모리 공급을 Domestic Demand, Process Gap, Tool Access, Pricing Behavior, Export Exposure의 다섯 관문으로 나눈다. 가격 압력은 다섯 관문을 통과한 qualified net export bits로 판단한다. 기억할 결론은 capacity가 아니라 qualified net export bits가 가격을 움직인다는 점이다. 공식 제품 진전은 빨라졌지만, 공개 WSPM에는

By Chase Na - Semiconductor Design Engineer
팀 가이드: RTL Design — Verilog로 칩의 뼈대를 짜는 팀

career

팀 가이드: RTL Design — Verilog로 칩의 뼈대를 짜는 팀

RTL Design팀은 아키텍트의 스펙을 Verilog/SystemVerilog 코드로 옮기는 자리다. 칩 설계 파이프라인의 출발점이고, 한국 반도체 회사에서 인력 수요가 가장 두꺼운 팀 중 하나. 이 글은 진짜 하루, 핵심 기술 스택, 1-5년차 성장 곡선, 한국 시장 연봉과 이직 옵션, 진입 장벽까지 현직자 시점으로 정리한다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: SK하이닉스 HBM 265억달러, TSMC 2D칩 전환

korean

Daily Silicon: SK하이닉스 HBM 265억달러, TSMC 2D칩 전환

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: SK하이닉스가 미국 상장으로 265억달러를 조달했다. HBM 증설 경쟁은 수요 전망보다 자금 조달 규모와 투자 집행 속도로 옮겨갔다. TSMC, ASML, imec는 대만에서 2D 반도체 양산 장비를 개발한다. 중국 Yuanjiwei도 8인치 파일럿 라인과 2029년 5nm급 목표를 내걸면서, EUV 이후의 재료 전환 경쟁이 구체적인 시간표를 갖기

By Chase Na - Semiconductor Design Engineer
Daily Silicon: SK하이닉스 HBM: 2030년까지 DRAM 공급 부족

korean

Daily Silicon: SK하이닉스 HBM: 2030년까지 DRAM 공급 부족

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: SK하이닉스는 2027년을 메모리 공급 측면에서 업계 역사상 가장 빠듯한 해로 예상했다. 2030년 이후에도 고객 수요가 생산능력을 웃돌 수 있다는 판단은 HBM뿐 아니라 범용 DRAM, 웨이퍼, 패키징 장비의 투자 기준을 바꾼다. Nanya Technology의 2분기 gross margin 79.5%와 Meta의 2027년 14 gigawatts 컴퓨팅

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.