반도체 스타트업 내러티브 ④ · RISC-V와 설계 IP
이 그룹의 공통 주장은 “개방형 ISA가 고객의 프로세서 선택권과 커스터마이징을 넓힌다”는 것이다. 하지만 SiFive·Akeana는 코어와 system IP를 라이선스하고, Ventana는 server CPU IP와 chiplet을 함께 제공하며, Rivos는 CPU·GPGPU·HBM을 묶은 완제품 시스템을 만든다. Tenstorrent는 AI 시스템과 RISC-V IP를 동시에 판다. 무료인 것은 ISA이지 이들의 제품이 아니다.
투자자 포트폴리오 지도에서 SiFive는 Intel Capital, AMD/Xilinx Ventures, Samsung Ventures, SK hynix, Qualcomm Ventures, Western Digital Capital이 겹치는 대표 기업이었다. 2026년에는 NVIDIA가 참여한 $400 million Series G를 조달해 데이터센터 CPU IP 경쟁을 본격화했다.
RISC-V 스타트업의 해자는 명령어 집합이 아니다. 검증된 microarchitecture, physical implementation, system IP, 소프트웨어 upstreaming, 고객 tapeout을 반복하는 능력이다.
같은 ISA 위의 다섯 가지 사업 모델
| 회사 | 무엇을 파는가 | 주요 시장 | 가장 어려운 증명 |
|---|---|---|---|
| SiFive | Essential·Performance·Intelligence CPU IP와 system IP | embedded, automotive, consumer, AI, data center | Arm급 PPA와 대형 고객의 반복 royalty |
| Akeana | MCU부터 server core, coherent fabric·IOMMU·AI IP까지 | embedded에서 cloud까지 | 넓은 포트폴리오를 실제 silicon·고객 지원으로 소화 |
| Ventana Micro | Veyron server-class CPU IP와 UCIe compute chiplet | data center, DPU, automotive, edge | server RAS·software와 chiplet 상용 출하 |
| Rivos | RVA23 CPU + SIMT GPGPU + HBM3E multi-chiplet SoC·server | AI training·reasoning·agentic AI | 완제품 silicon, compiler, rack deployment를 동시에 실행 |
| Tenstorrent | Ascalon CPU IP와 AI accelerator·Galaxy system | AI·automotive·custom silicon | IP 라이선스와 자체 hardware가 서로 보강하는 매출 구조 |
| Codasip | customizable RISC-V core·CodAL architecture language | embedded·custom processor | 2025년 매각 절차 발표 뒤 사업의 지속성과 인수 구조 |
이 표는 RISC-V 시장을 “Arm 대체” 하나로 설명할 수 없는 이유다. IP 사업은 license fee와 royalty, engineering support가 중심이다. chiplet 사업은 패키지와 공급망을, 완제품 SoC 사업은 메모리·I/O·board·system software까지 책임져야 한다.
내러티브 1: 개방형 ISA와 오픈소스 코어는 다르다
RISC-V는 누구나 구현할 수 있는 명령어 집합 사양이다. SiFive의 processor core와 Akeana의 microarchitecture는 각 회사의 proprietary IP다. 고객은 ISA 사용료를 내는 것이 아니라 검증된 설계, PPA, 안전·보안 기능, toolchain, integration support, time-to-market에 돈을 낸다.
SiFive는 이를 명시적으로 license fee와 고객 칩 판매에 연동된 royalty 모델로 설명한다. 코어 외에도 MMU, debug, interrupt, JTAG 같은 system IP를 함께 제공한다. 단일 CPU core의 benchmark보다 고객이 SoC를 완성하는 데 필요한 주변 블록과 validation kit가 수익을 지킨다.
그래서 “RISC-V는 무료이므로 IP 회사의 margin이 없다”는 주장은 절반만 맞다. ISA 차별화는 줄지만 검증과 customization의 가치는 남는다. 반대로 고객이 open-source core를 직접 강화할 능력이 있으면 premium IP의 가격 압력이 커진다.
내러티브 2: RVA23가 software fragmentation을 줄인다
RISC-V의 강점인 modular extension은 application processor에서 fragmentation 위험이 된다. 같은 RISC-V binary가 모든 구현에서 동작하지 않으면 OS·compiler·middleware 공급자가 각각을 지원해야 한다.
RISC-V International이 2024년 ratify한 RVA23는 64-bit application processor가 공통으로 제공해야 할 extension을 정한다. vector와 hypervisor가 mandatory가 됐고, OS와 binary software가 의존할 baseline을 만들었다. 2026년 ratified specification library에는 server platform, IOMMU 등 system-level 계약도 추가됐다.
SiFive P570 Gen 3, Ventana Veyron V2, Akeana Alpine, Rivos SoC가 RVA23를 강조하는 이유다. 이 표준이 없으면 각 회사의 높은 benchmark가 별도 software port 비용으로 상쇄된다. 표준은 differentiation을 없애지 않고 software가 기대하는 바닥을 올린다.
내러티브 3: SiFive는 다시 데이터센터로 올라간다
SiFive는 embedded부터 automotive, vector·matrix AI IP까지 넓은 포트폴리오를 구축했다. 2026년 $400 million Series G는 Atreides Management가 주도하고 Apollo, NVIDIA, Point72 Turion, T. Rowe Price, 기존 Prosperity7와 Sutter Hill이 참여했다. 기업가치는 $3.65 billion으로 발표됐다.
자금 용도는 high-performance scalar, vector, matrix CPU·accelerator·system IP와 data center software다. NVIDIA가 투자하고 SiFive가 NVLink Fusion 참여를 발표한 것은 RISC-V CPU가 GPU를 대체한다기보다 accelerator를 조정하는 host·control·agentic workload CPU로 들어갈 가능성을 보여 준다.
그러나 데이터센터는 benchmark core 하나로 진입할 수 없다. ECC, RAS, virtualization, interrupt, IOMMU, firmware, secure boot, debug, OS distribution, compiler optimization이 필요하다. 투자금 규모는 이 system validation 비용의 크기를 반영한다.
내러티브 4: Ventana와 Rivos는 chiplet 경계를 선택했다
Ventana Veyron V2는 RVA23-aligned server CPU를 licensable IP와 silicon platform으로 제공한다. UCIe PHY, AMBA CHI coherent interface, matrix compute를 묶어 DPU·5G·automotive·server 고객이 own accelerator와 조합하도록 한다. CPU core를 통합하기 어려운 고객에게 compute chiplet은 더 짧은 경로가 될 수 있다.
Rivos는 반대편에 가깝다. 자체 64-bit RVA23 CPU와 SIMT GPGPU, HBM3E·DDR5, Ultra Ethernet NIC를 multi-chiplet SoC로 통합한다. air-cooled board부터 liquid-cooled appliance까지 제공하겠다는 완제품 전략이다. RISC-V는 고객이 직접 코어를 사는 상품보다 Rivos system의 내부 architecture가 된다.
이 차이는 valuation을 읽을 때 중요하다. IP 회사는 asset-light와 royalty leverage가 있지만 고객 tapeout에 매출이 의존한다. full-stack chip 회사는 매출 규모가 클 수 있지만 mask, package, board, inventory, software, data center qualification에 훨씬 많은 자본이 필요하다.
내러티브 5: 넓은 포트폴리오는 강점이자 위험이다
Akeana는 32-bit MCU부터 64-bit application·server core, multi-threading, vector, matrix, coherent mesh, IOMMU까지 한 번에 출시했다. 창업팀은 Cavium·Marvell ThunderX server 경험을 전면에 내세웠고 2024년 stealth 종료 때 $100 million 이상 조달을 공개했다.
2025년 4nm Alpine RVA23 test chip tapeout, 2026년 Samsung Foundry·Canonical 협업은 software와 silicon 검증을 보강한다. 그러나 넓은 제품군은 verification matrix와 고객 지원 비용도 키운다. 소수 anchor customer가 어떤 core family를 실제 license하는지가 회사 발표 수보다 중요하다.
Codasip이 2025년 매각 절차를 발표한 사례는 경고다. 회사는 EU·국가 grant와 customizable processor tool을 보유했지만 독립 IP 회사의 자금 조달과 scale-up은 쉽지 않았다. 기술 표준의 성장과 모든 공급사의 생존은 같은 명제가 아니다.
투자자들이 보는 네 가지 수익 경로
| 경로 | 대표 회사 | 투자자가 확인할 증거 |
|---|---|---|
| license + royalty | SiFive, Akeana, Codasip, Semidynamics | 고객 tapeout 수, royalty-bearing volume, renewal·support revenue |
| compute chiplet | Ventana | UCIe package partner, KGD, 고객 SiP와 양산 공급 |
| full silicon·system | Rivos | working silicon, compiler coverage, board·rack availability, customer deployment |
| hybrid IP + product | Tenstorrent | CPU IP design win이 AI hardware ecosystem과 교차 판매되는가 |
회사 발표를 읽는 일곱 가지 질문
- CoreMark·SPEC 수치가 RTL simulation, FPGA, test silicon, production silicon 중 무엇인가.
- 주파수와 PPA가 어느 process·library·corner·cache configuration 기준인가.
- RVA23 compliance와 custom extension이 software portability를 어떻게 보존하는가.
- Linux·Ubuntu가 부팅된다는 것과 upstream driver·distribution support를 구분했는가.
- core IP 외에 coherent fabric, IOMMU, interrupt, debug, safety·security deliverable이 있는가.
- 고객 “engagement”가 evaluation인지 license, tapeout, royalty shipment인지 확인한다.
- IP 회사인지 chip 회사인지에 맞는 gross margin과 자본 요구를 설명하는가.
앞으로 12개월의 판별 신호
- SiFive $400 million 투자가 data center용 silicon·anchor license와 upstream software로 연결되는가.
- Ventana Veyron V2 silicon platform이 계획대로 2026년 출하되고 고객 UCIe package에 들어가는가.
- Akeana Alpine test chip이 benchmark뿐 아니라 Samsung Foundry 고객 design win을 만드는가.
- Rivos가 multi-chiplet SoC의 working silicon, compiler, board 가격과 고객 배포를 공개하는가.
- Codasip 매각 절차가 완료돼 IP·tool team이 유지되는가.
이 그룹의 강세 판단을 뒤집는 신호는 RVA23 hardware가 늘어도 상용 software와 volume design win이 따라오지 않는 경우다. 또 대형 hyperscaler가 자체 코어를 만들고 중소 고객은 Arm ecosystem을 유지한다면 독립 RISC-V IP 회사가 기대하는 중간 시장이 얇아질 수 있다.
한국에서의 의미
한국은 자동차 MCU, storage controller, AI accelerator, 통신용 SoC에서 RISC-V를 적용할 자리가 많다. ISA 자체를 만드는 것보다 safety·security profile, compiler·debug, verification IP, chiplet host CPU, domain-specific vector extension과 같은 주변 가치가 현실적이다.
국내 스타트업이나 대기업이 RISC-V를 선택할 때 license fee만 비교하면 안 된다. physical implementation 지원, software upstreaming, long-term maintenance, functional safety artifact, export control과 공급망 독립성을 포함한 총비용을 봐야 한다.
원문 링크
- RISC-V RVA23 공식 사양, RVA23 ratification 발표, Ratified Specifications Library
- SiFive 사업 모델, SiFive $400 million Series G, P570 Gen 3
- Ventana Veyron V2, Ventana 적용 시장
- Akeana stealth 종료·$100 million 이상 조달, Akeana Alpine·Samsung·Canonical 업데이트
- Rivos multi-chiplet SoC·system, Rivos CPU·GPGPU·memory architecture
- Tenstorrent Ascalon CPU IP, Ascalon S·2026 deployment
- Codasip 매각 절차 발표, Semidynamics vector·tensor RISC-V IP
반도체 스타트업 내러티브 시리즈
- 1. 광 I/O 스타트업 지도: Ayar Labs·Lightmatter가 AI 데이터 이동을 다시 설계하는 법
- 2. 칩렛 스타트업 지도: Eliyan·Chipletz가 패키지를 시스템으로 바꾸는 법
- 3. AI 전력반도체 스타트업 지도: 킬로와트 프로세서 아래에서 벌어지는 경쟁
- 4. RISC-V 스타트업 지도: 개방형 ISA 위에서 SiFive·Ventana가 파는 것은 무엇인가
- 5. AI 추론 반도체 스타트업 지도: Groq·d-Matrix·한국 NPU의 서로 다른 승부
- 6. 반도체 공정 스타트업 지도: Nearfield·EUV Tech가 수율의 숨은 병목을 찾는 법
자료 기준일: 2026년 7월 28일. 벤치마크는 process·configuration·측정 방식이 달라 직접 비교하지 않았다. 필자는 Synopsys 재직자이며 공개 자료 기반 산업 분석이다. 특정 기업에 대한 투자 권유가 아니다.
