![[Synopsys 무료 웨비나] AI 칩 검증, RTL 시뮬레이션으로는 안 되는 이유: 리벨리온·Synopsys HAV Success Story](https://storage.ghost.io/c/e0/1d/e01dab3f-8599-4f20-85b3-3b2507a10672/content/images/size/w1200/2026/04/-------------2.png)
Synopsys에서 정말 오랜만에 무료 Webinar를 합니다. 주제는 요즘 가장 핫한 HAV. 일단 신청하시고, 일하면서 들어보시지요 😄
시뮬레이션이 끝나려면 멀었다. 근데 Tape-out 일정은 다가온다.
칩 설계를 해본 사람이라면 한 번쯤 이런 경험이 있을 거다. 집을 못 간다. 설, 추석 모두 회사에 있어야한다. EDA Tool 런타임에 맞춰서 알람 맞추고 잔다.
RTL 시뮬레이션을 돌렸더니 며칠이 지나도 끝나질 않는다. 결국 타임아웃으로 자르고, "일단 coverage 채웠으니, 해야하는 것들은 다 한거야..."로 넘긴다. 그 판단이 맞는지 틀린지는 첫 샘플 실리콘이 도착해야 알 수 있다.
2024년 Wilson Research Group 설문 결과는 그 불안감이 틀리지 않았다는 걸 보여준다. 첫 실리콘 성공률이 14%. 20년 추적 역사상 최저치다. 10개 테이프아웃 중 8~9개는 리스핀이 필요하다는 뜻이다.
Ed Sperling
선단공정에서 Silicon Re-spin은 단순히 돈 문제가 아니다. 3nm 마스크 세트 비용만 수천만 달러. 거기에 6~12개월 일정 지연. 스타트업이라면 사실상 회사 존폐가 걸린 문제다.
그렇다면 왜 이렇게 됐을까.
칩 버그는 이제 RTL 시뮬레이션만으로 잡을 수 없다.
몇 년 전까지만 해도, SoC는 수천만 게이트 수준이었다. 검증 대상도 비교적 명확했다. HPDF 디자인에서 Subsystem 단위로 파티셔닝 후, 시뮬레이션을 돌리고, corner case를 잡아서 보고, 탑 디자인에서 벡터 넣어서 Pass 하는 지 보면됐다.
지금은 다르다.
메인스트림 설계가 이미 150억 게이트를 넘어섰고, 데이터센터향 AI 칩은 500억 게이트에 육박한다. 캐시 코히어런시, NoC 트래픽, 멀티다이 인터페이스, HW/SW 상호작용까지 검증 대상이 폭발적으로 늘었다.
더 결정적인 문제는 버그가 발생하는 지점이 바뀌었다는 거다.
요즘 치명적인 버그들은 RTL 단독 시뮬레이션에서는 튀어 나오지 않는다. OS 부팅 중, 드라이버 초기화 중, 실제 AI 워크로드가 돌아가는 중에 튀어나온다. 이걸 시뮬레이션으로 재현하려면 Trillion 수준의 사이클이 필요하다. 이건 Tape-out 전에 할 수 없는 수준이다.
답은 하나다. 검증을 가속하는 것. 그게 HAV(Hardware-Assisted Verification)이다.
HAV란? (Hardware-Assisted Verification)
HAV는 검증 대상 RTL을 전용 하드웨어에 매핑해서 돌리는 방식이다. 대표적으로 두 가지가 있다.
FPGA Prototyping(Synopsys HAPS)은 실제 FPGA 위에서 수십 MHz 속도로 돌린다. HW/SW 통합 검증, 소프트웨어 브링업에 강하다.
Emulation(Synopsys ZeBu)은 signal visibility, debug, assertion 같은 검증 친화적 기능을 그대로 쓸 수 있다. 시뮬레이션 대비 수백~수천 배 빠르면서도 깊은 디버그가 가능한 게 핵심이다. 최근 EDA Big3 회사 모두 이 에뮬레이션 쪽에 엄청난 투자를 하고 있다.
요즘 AI 칩 검증 흐름은 ZeBu 에뮬레이션이 중심이 되는 방향으로 빠르게 이동하고 있다.
리벨리온이 REBEL-Quad를 ZeBu로 검증한 이유
2020년 설립한 한국 AI 반도체 스타트업으로, 2026년 평가 기준 기업가치 3.4조원, 누적 투자 약 1.3조원의 유니콘이다. ARM이 직접 투자했고, SK하이닉스·SK텔레콤·삼성벤처스·KT가 주주다. KT 클라우드에 ATOM 칩을 공급하며 국산 AI 반도체 최초 대규모 상용화를 달성했다.
나는 ATOM 1세대 칩의 Top STA에 참여한 경험이 있다.
당시에도 쉬운 일이 아니었는데, REBEL-Quad의 규모와 복잡도는 비교 자체가 되질 않는 수준이다. (스펙 시트를 보면 알겠지만, Rebellions chip과 경쟁사 제품들을 비교해보면 업계 최고 수준의 스펙이다. PCIe lane 수, 대역폭만 봐도 최고수준을 지향하는 것을 알 수 있다.)
4-chiplet 구조에 UCIe 인터페이스, HBM3E까지 붙으면 검증 대상의 복잡도는 단순 게이트 수로 가늠하기 어렵다.
그리고 리벨리온은 그냥 NPU 설계 회사가 아니라, AI 시스템 회사다. 칩설계에서 끝나는게 아니라, 검증 목표가 Linux, 드라이버, 런타임, 컴파일러, PyTorch, Hugging Face, 그리고 실제 고객 LLM 모델까지 포함된다. 칩 하나를 만드는 게 아니라 소프트웨어 스택 전체를 실리콘 위에서 검증해야 한다는 뜻이다.
그들의 최신 칩 REBEL-Quad는 이 복잡도를 그대로 담고 있다.
4개의 동일한 NPU 칩렛을 UCIe-Advanced 인터페이스로 연결한 세계 최초 UCIe 기반 상용 AI 가속기다. 삼성 4nm 공정, HBM3E 144GB, 4.8TB/s 메모리 대역폭. FP8 기준 2 PFLOPS 성능을 600W에 구현했다. GPU 대비 1.6배 처리량에 50% 낮은 전력 소비, TPS/W 기준 3.2배 효율을 갖고있다.
리벨리온은 이 칩의 검증에 Synopsys ZeBu와 Virtualizer를 조합했다. 구체적인 사용 방식이 흥미롭다.
기능 검증이 필요할 때는 ZeBu 풀 매핑으로 돌리고, 소프트웨어 스택을 빠르게 개발할 때는 Virtualizer 가상 프로토타입으로 전환했다. 목적에 따라 도구를 유연하게 나눈 것이다. 이 덕분에 프리실리콘 단계에서 LLM을 돌리고, 호스트에서 프롬프트를 입력하고, 토큰 가속을 시스템 컨텍스트 안에서 확인할 수 있었다.
결과는 숫자로 말해준다.
첫 실리콘 → 라이브 데모까지 5주. 그리고 ZeBu의 성능 예측이 실제 실리콘과 98% 일치했다.
리벨리온 CTO 오진욱의 말이다. "ZeBu는 속도, 용량, 그리고 Synopsys 팀의 지원 덕분에 이 프로젝트의 에뮬레이션을 성공으로 이끌었다."
Frank Schirrmeister
반도체 회사에게 시간은 생존 문제다. Silicon Respin 한 번에 수천억과 수개월이 날아간다.
반도체 회사는 검증 비용을 아끼는 것보다, 검증 비용을 더 쓰더라도, 마켓 진입 속도와 검증 정확도를 높이는 것이 더 중요하다. 리벨리온이 ZeBu를 선택한 건 기술적 선택이면서 동시에 비즈니스적 생존 전략이었다.
Synopsys HAV, 지금 뭐가 달라졌나
올해 3월 Converge 2026에서 Synopsys는 HAV 포트폴리오 전반의 업데이트를 발표했다.
핵심은 "SW Defined HAV"라는 개념이다. 하드웨어를 교체하지 않고 소프트웨어 업데이트만으로 성능·기능·수명 가치를 지속적으로 끌어올린다는 전략이다. 2023년 이후 소프트웨어 업데이트만으로 최대 2배 성능 개선, 3배 빠른 time-to-model, 4~8배 디버그 처리량 향상을 달성했다.
플랫폼 측면에서는 HAPS-200 12F와 ZeBu-200 12F가 새로 나왔다. 이전 6 FPGA 플랫폼의 후속으로, 동일 하드웨어에서 에뮬레이션과 프로토타이핑을 소프트웨어로 전환할 수 있는 EP-Ready 구조가 특징이다. 대형 설계를 위한 ZeBu Server 5는 모듈러 HAV로 용량을 2배 확장했다.
기존에 HAV 시스템을 쓰고 있다면 — 새 하드웨어 없이 소프트웨어 업데이트만으로 이 기능들을 쓸 수 있다는 게 이번 발표의 실용적인 의미다.
4월 29일, 리벨리온 검증 리더 웨비나
이 모든 내용을 실제 구현한 당사자에게 직접 듣는 자리가 열립니다.
STA 엔지니어인 저도 참석합니다. 칩설계, HW 분야에 계신 엔지니어, 교수님들은 꼭 들어오시는 것을 추천드립니다. Synopsys에서 정말 오랜만에 하는 Webinar이고, 세계 선도 수준의 HAV 경험을 가진 Rebellions에서 많이 준비했습니다.
Topic: Synopsys Software-Defined HAV for AI-Era Chip Design
📅 2026년 4월 29일(수) 오후 2:00 – 3:00 📍 Zoom 온라인
👉 무료 사전 등록 페이지
발표자
- 박상규 — 리벨리온 Verification Leader.
- 서울대 박사
- 삼성전자 Exynos팀 15년 (멀티미디어 IP·NPU 검증 주도)
- 2022년부터 리벨리온에서 REBEL-Quad 멀티칩렛 SoC 레벨 검증 총괄.
- 이강욱 — Synopsys ZeBu AE Principal Engineer
- SK하이닉스 출신
- 2017년 Synopsys 입사 후 삼성전자·국내 AI 스타트업 전담 ZeBu 솔루션 지원.
발표 내용
- Converge 2026에서 발표한 소프트웨어 정의 HAV 최신 기능
- ZeBu 에뮬레이션 대표 Use Case와 솔루션
- 리벨리온의 커스텀 XTOR(트랜잭터) 개발 전략 — 통합 테스트벤치 구축 노하우
- Custom XTOR Solution 기반 실전 구축 경험
특히 리벨리온 발표가 주목할 만한 건, XTOR(트랜잭터)는 에뮬레이션 성능의 핵심 병목인데 — 스타트업이 자체 커스텀 XTOR를 어떻게 설계하고 통합했는지 공개하는 건 어디서 돈 주고도 못 듣는 이야기입니다.
아래 대상에 해당한다면, 꼭 들어봐야 하는 내용입니다!
SoC 설계·검증 엔지니어 / SoC Architect / ASIC 설계·검증 담당자 / HW & SW 개발 엔지니어 / 에뮬레이션·Virtualizer 플랫폼 담당자
HAV 관련 최신 자료는 Synopsys 무료 웨비나 안내 페이지: