Как определить фактический микроуровень процесса с помощью PDK

В передовых процессах название процесса (например, 7 нм, 5 нм, 3 нм) не соответствует фактическим физическим размерам. Вместо этого производители микросхем используют эти названия для различения поколений в маркетинговых целях, тем самым подчеркивая для потребителей улучшение характеристик.

На самом деле, современные названия технологических процессов больше не относятся к каким-либо конкретным размерам схем, и к концу 2010-х годов они стали просто обозначениями поколений.

То есть название ««3-нм процесс» больше не означает структуру 3 нанометра; это подразумеваемое маркетинговое название, предполагающее, что «уровни PPA относятся к классу 3 нм».

Следовательно, чтобы действительно оценить, является ли процесс «более тонким», необходимо использовать альтернативные метрики, основанные на геометрических характеристиках (размер шрифта, размер контактов и т. д.), а не традиционные единицы измерения в нм.

Наиболее важным фактором является PPA. Даже если уровень процесса не является тонким, но он подходит для массового производства и имеет хороший PPA, это хороший процесс. Однако в этой статье рассматриваются только методы определения утонченности процесса. Она не затрагивает PPA.

Что означает утонченность процесса?

В этой статье используются размеры устройств (FEOL, BEOL) и расстояние между размещением устройств.

То есть в качестве критерия утонченности процесса принята геометрическая утонченность.

Определение геометрического размера процесса

В конечном итоге, размер процесса устройства или компонента определяется геометрическими размерами его критических характеристик.EC%A0%95%EC%9D%98">Определение геометрического разрешения

В конечном итоге, разрешение процесса определяется минимальными размерами устройства или межсоединений. Конкретные показатели включают в себя различные элементы, такие как шаг контактированного полимера, шаг металла, шаг ребра, шаг листа и шаг перехода.

• CPP обозначает зазор между одним затвором транзистора и следующим, часто также называемый шагом затвора транзистора.
• MMP — это сумма минимальной ширины и расстояния между металлическими линиями, которая обычно равна или немного превышает шаг переднего металла (M0 или M1).
• В FinFET или GAAFET шаг ребра или шаг листа определяет ширину канала; в новейших процессах (например, TSMC 5 нм) шаг ребра составляет около 25 нм.
• Шаг затвора, высота дорожки: основа для определения высоты стандартной ячейки. Помимо CPP, альтернативные метрики включают количество дорожек ячейки (n-track cell) и высоту ячейки. Например, в процессе 5 нм можно использовать ячейку с 6 дорожками и высотой 180 нм. Необходимо также учитывать случаи, когда в макете допускаются правила расстояния между слоями одной и той же сети, а различия в расстоянии между концами линий должны рассматриваться как исключения.

TSMC подробно описывает 5 нм

TSMC подробно описывает свой 5-нанометровый узел для мобильных и HPC-приложений. Процесс отличается транзисторами с самой высокой в отрасли плотностью, каналом с высокой подвижностью и ячейками SRAM с самой высокой плотностью.

WikiChip FuseDavid Schor

• В процессе TSMC 5 нм CPP (шаг поли) был оценен примерно в 48 нм, а шаг металла — примерно в 30 нм.
• Между тем, известно, что в процессе «7 нм» Intel (Intel 4 Process) CPP составляет 50 нм, а шаг ребер/металла — 30 нм.

Обзор технологического процесса Intel 4

Обзор высокопроизводительной технологической платформы Intel следующего поколения — Intel 4.

WikiChip FuseDavid Schor

Синтезируя эти метрики, можно создать сравнительную таблицу фактической тонкости между процессами.

Например, 3 нм (N3) TSMC было публично объявлено с CPP = 45 нм, и даже при сравнении с другими узлами можно наблюдать значительный разрыв в шаге затвора транзистора или шаге вывода.

IEDM 2022 – TSMC 3 нм - Semiwiki

TSMC представила две статьи по 3 нм на IEDM 2022: «Критические особенности процесса, позволяющие агрессивно уменьшать шаг контактных затворов для технологии CMOS 3 нм и выше» и «Технология платформы CMOS FinFlexTM 3 нм с повышенной энергоэффективностью и производительностью для мобильных SOC и высокопроизводительных вычислительных приложений». Когда я прочитал эти две статьи перед…

SemiwikiСкоттен Джонс

‘nm’ История и маркетинговые предпосылки соглашения об именовании

Вначале названия процессов были напрямую связаны с минимальными размерами процесса, такими как длина затвора или шаг металла. Например, в эпоху 90 нм длина затвора составляла примерно 90 нм, а в эпоху 65 нм — примерно 65 нм, что показывало тесную взаимосвязь.

Однако с середины 2000-х годов названия узлов начали деградировать до маркетинговой терминологии. Опытные инженеры-полупроводниковые специалисты отмечают, что «на самом деле с 1997 года названия узлов не отражают никаких размеров на чипе».

То есть, когда вводились 22 нм, 14 нм, 10 нм, 7 нм и т. д., это не означало, что все устройства или проводка были равномерно уменьшены. Вместо этого название просто продолжало обозначать общий сдвиг поколений в этом процессе.

В действительности, 7-нм процесс определенного крупного производителя имел уровень интеграции, аналогичный 10-нм процессу конкурента. Более того, 10-нм процесс этого конкурента также имел фактические геометрические размеры, превышающие 10 нм.

7-нм процесс — Википедия

Wikimedia Foundation, Inc.Участники проектов Wikimedia

Поскольку названия узлов стали независимыми от физических размеров, часто возникали вопросы типа «Действительно ли 2 нм компании A тоньше, чем их 3 нм? Или это просто 3 нм второго поколения?». В результате, даже когда конкретная фабрика заявляет, что у нее есть первый в мире процесс *нм, ее фактическая плотность интеграции и PPA часто уступают конкурирующим фабрикам.

Каждый показатель можно косвенно вывести из литературы по технологическим процессам или презентационных материалов.

При получении PDK такая информация о размерах должна быть извлечена из файлов DRC Rules или Technology LEF. Если доступны минимальная ширина поли и минимальное расстояние между поли, можно рассчитать CPP.

1. Сопоставление слоев: определите основные слои, используемые в целевом процессе (например, поли, фин, металл1). Найдите правила, относящиеся к поли или фин в наборе правил DRC, затем сопоставьте названия слоев с их физическими функциями.
2. Идентификация ключевых правил: найдите названия правил или комментарии, содержащие «width», «spacing», «pitch» и т. д., для каждого слоя, идентифицированного выше. Например, правила, связанные со слоем Poly, находятся как poly.1a, poly.1b и т. д., а слой M1 — как m1.1, m1.2 и т. д. Кроме того, для процессов FinFET также проверьте имена, такие как fin или ctr.
3. Извлечение размеров: извлеките минимальную ширину и минимальное расстояние из найденных правил и преобразуйте их в шаг. Например, если minwidth = 0,15 мкм, minspace = 0,15 мкм дает CPP = 0,30 мкм. На этом этапе рассмотрите возможность нормализации путем применения многошаблонных соображений или правил ослабления для одной сети. При необходимости обеспечьте точное преобразование единиц измерения (например, мкм→нм).
4. Вычисление и таблица: организуйте ключевые показатели, такие как CPP, MMP и шаг ребер, в таблице для каждого процесса. Перечислите процессы, которые будут сравниваться (например, SkyWater 130 нм, Samsung 5LPE, TSMC N5, Intel 4 и т. д.), и, сравнивая рассчитанные значения, можно определить, какой процесс на самом деле является более мелкошаговым. Например, если для виртуального узла SkyWater 130 нм были рассчитаны CPP = 300 нм и шаг M1 = 360 нм, эти значения должны быть включены в таблицу сравнения с другими процессами.

Следуя этой процедуре, подготовка контрольного списка/шаблона наряду со стандартизированной таблицей сравнения позволяет проектировщикам систематически оценивать физический масштаб каждого процесса.

Например, для оценки будет полезно создать «Сводную таблицу CPP, MMP и шага ребер по процессам» и дополнительно подготовить список ключевых слов, который позволяет напрямую проверить соответствующее название правила или значение в файле правил DRC.