1. Сдвиг в парадигме Tapeout и эволюция физической верификации
Проектирование интегральных схем полупроводников на протяжении последних нескольких десятилетий было непрерывной борьбой с растущей сложностью. Начавшись с интегральных схем, содержащих десятки транзисторов, они теперь вошли в область 7 нм, 5 нм, 3 нм и более, превратившись в огромные системы, объединяющие десятки миллиардов транзисторов на одном кристалле. Техническое давление. Единственное нарушение правила проектирования или несоответствие макета схеме может привести к потерям стоимости маски в миллиарды вон и вызвать фатальный перепрогон кремния, что приведет к упущенной возможности выхода на рынок.
Следовательно, современные инженеры по физической верификации должны обладать конвергентными знаниями, выходящими за рамки простого управления инструментами EDA. Это включает в себя физику полупроводниковых устройств, оптические характеристики литографических процессов, механическую динамику процессов CMP (химико-механическая полировка) и теорию цепей.2. Основы целостности и проверки данных: PDK и критерии утверждения2.1 Определение утверждения и контрактов на производство
В процессе проектирования полупроводников «утверждение» означает официальную процедуру одобрения, подтверждающую, что все технические и качественные условия для производства и обеспечения функциональности были выполнены до передачи проектных данных на завод и начала производства. Физическая верификация Sign-off вместе с верификацией синхронизации Sign-off образуют ось Sign-off, которая определяет успех чипа.
После успешного завершения физической верификации данные проектирования проходят процесс «вывода», в ходе которого они преобразуются в формат GDS (Graphic Data System) или OASIS (Open Artwork System Interchange Standard) перед передачей на фабрику. (В настоящее время преимущественно используется формат OASIS.)
На этом этапе результаты физической верификации служат в качестве гарантийного сертификата, подтверждающего, что проектировщик полностью соблюдал «литографический контракт», предоставленный фабрикой.Он служит гарантией того, что разработчик полностью соблюдал руководство по правилам проектирования (DRM), предоставленное фабрикой. Фабрика использует эти данные для изготовления масок. В случае снижения производительности из-за невалидированных нарушений ответственность полностью лежит на стороне разработчика. Поэтому критерии утверждения являются абсолютной базой, от которой нельзя отступать.EB%A6%AC%EC%A0%81-%EA%B2%80%EC%A6%9D%EC%9D%98-%ED%97%8C%EB%B2%95">2.2 PDK: Конституция физической верификации
Все стандарты физической верификации определены в наборе средств проектирования процессов (PDK), предоставляемом фабрикой. PDK — это не просто набор файлов, а основной актив, который количественно определяет возможности и ограничения технологического процесса фабрики. PDK содержит набор правил (Runset) для проверок, который состоит из кода, выполняющего проверки, такие как DRC, LVS и ERC.2026/01/image-127.png" class="kg-image" alt="" loading="lazy" width="1049" height="1600" srcset="https://www.vlsi.kr/content/images/size/w600/2026/01/image-127.png 600w, https://www.vlsi.kr/content/images/size/w1000/2026/01/image-127.png 1000w, https://www.vlsi.kr/content/images/2026/01/image-127.png 1049w" sizes="(min-width: 720px) 720px">
PDK содержит библиотеку примитивных устройств, символы, и информацию о P-Cell (параметризованных ячейках). С точки зрения верификации, наиболее важными файлами являются Rule Deck и Run Set File. Эти файлы записываются в соответствии с синтаксисом используемых инструментов EDA (таких как Calibre, Pegasus, IC Validator и т. д.) и обновляются в соответствии с версией PDK фабрики.
Инженеры должны проверить версию PDK в начале проекта и убедиться, что любые изменения в Design Rule Manual(DRM) были включены в текущий набор правил. Особенно в передовых процессах, где зрелость процесса низкая и правила часто меняются, важно отслеживать и управлять последними патчами правил фабрики вплоть до выпуска продукции.2.3 Эволюция форматов данных макета: от GDSII до OASIS
Традиционно данные макета хранились в формате GDS, а затем в формате GDSII. Данные по проектированию полупроводников имеют огромный объем, и для их хранения использовались огромные ленты. Отправка этих данных от фаблесс-компании на фабрику называлась «Tape-out». Фабрика использовала эти данные в процессе литографии после прохождения процесса MDP.
