Полупроводники тоже стареют
Современные полупроводниковые устройства подвергаются своеобразному "старению", когда их производительность медленно ухудшается с течением времени.
Как механические детали со временем изнашиваются, так и MOSFET-транзисторы меняют свои электрические характеристики в течение длительных периодов работы, влияя на поведение схемы.
Это явление называется старением полупроводников, и основными его причинами являются температурная неустойчивость смещения (BTI) и инжекция горячих носителей (HCI).
Старение приводит к увеличению порогового напряжения, уменьшению тока стока, снижению скорости переключения и надежности устройства с течением времени.
В итоге ухудшаются характеристики схемы и сокращается срок службы, что может привести к неожиданным отказам в полевых условиях.
Раньше для предотвращения такого старения схемы обычно проектировали слишком консервативно, оставляя большой запас прочности. Однако с появлением сверхминиатюрных транзисторов в современных процессах мы больше не можем позволить себе отказываться от производительности с таким большим запасом.
В частности, в передовых узлах, таких как FinFET, GAA, вариации процесса и тепловые факторы еще больше увеличились, что делает сокращение ненужного запаса и достижение оптимизации за счет точного прогнозирования старения ключевым фактором конкурентоспособности.
В дальнейшем мы рассмотрим механизмы BTI и HCI, их реализацию в SPICE-моделях, использование углов старения, основанных на времени, и их промышленное значение.
1. Концептуализация механизма старения полупроводников: BTI и HCI
Температурная нестабильность смещения (BTI) и инжекция горячих носителей (HCI) - два типичных механизма старения КМОП-транзисторов.
https://m.blog.naver.com/gc_na/223392386850
Два ключевых столпа старения полупроводников: BTI vs HCI
1) BTI (Bias Temperature Instability)
Когда температура повышается до температуры при подаче напряжения, между оксидом затвора и каналом возникает ловушка → пороговое напряжение (Vth) увеличивается
✔ Что за явление?
- NBTI (Negative BTI)
- NMOS (Positive BTI)
✔ Результат
- Vth увеличивается, Ток накопителя уменьшается
2) HCI (Hot Carrier Injection)
При переключении сигнала транзистора электроны высокой энергии (Hot carrier) выпрыгивают из канала и ударяются об оксид затвора → создают ловушку.
✔ При каких обстоятельствах?
- Высокие Vds + быстрое переключение
- особенно сильно в NMOS
- NMOS HCI гораздо критичнее, чем PMOS
✔ Последствия
- Увеличение Vth, уменьшение тока накопителя
HCI и BTI в действии
1. HCI: "Очень большое электрическое поле вблизи стока"
На примере NMOS,
- Если Vds велико и Vgs также достаточно высок,
вблизи стока создается очень сильное электрическое поле.
Это электрическое поле придает чрезвычайно большую кинетическую энергию (=горячий носитель) электронам, текущим по каналу.
2. Горячий носитель "физически повреждает" оксид/интерфейс."Горячие носители" делают две вещи:
(1) Разрывают связи на границе раздела Si-SiO₂ → Увеличивают количество межфазных ловушек
Когда электрон ударяется о границу оксидной пленки в состоянии с высокой энергией, межфазные связи разрываются, увеличивая плотность межфазных ловушек.
(2) Заряд загоняется внутрь оксидной пленки → оксидные ловушки увеличиваются
Некоторые горячие носители инжектируются на сторону оксида, и внутри оксидной пленки генерируются положительные/отрицательные оксидные заряды.
В итоге интерфейсная ловушка увеличивается → рассеяние увеличивается → подвижность уменьшается → I_dsat уменьшается.
Изменение Vth (увеличение или уменьшение) под действием HCI
Vth можно выразить следующим образом:
Порог дельта V_, обусловленный явлением захваченных зарядов, моделируется следующим образом.
Здесь, в зависимости от полярности ловушки, V_th увеличивается или уменьшается. (В общем случае электроны захватывают больше дырок, поэтому V_th часто увеличивается.)
⚡ BTI против HCI с первого взгляда
.
item | БТИ | HCI |
Причина | Напряжение + температурный стресс | Быстрое переключение + высокое Vds |
воздействие | Увеличение Vth → Увеличение задержки | Канальная/затворная ловушка → Уменьшение тока привода → Увеличение задержки |
Большинство случаев | PMOS(NBTI), NMOS(PBTI) | NMOS |
Температурные эффекты | столько же | Относительно небольшой |
Влияние напряжения питания | столько же | Очень большой |
Кроме того, чем больше полупроводников используется, тем сильнее меняются их физические свойства. BTI и HCI являются показательными явлениями.
Природа масштабирования микропроцессов и увеличение степени старения
По мере эволюции полупроводниковых узлов от Планарного → FinFET → GAA, уменьшение размеров устройств и истончение диэлектриков затворов делают их более восприимчивыми к деградации под воздействием BTI/HCI.
1) Слишком тонкий оксид затвора: Диэлектрик на уровне нескольких атомных слоев
- Высокие k/металлические затворы в современных узлах имеют толщину нескольких атомных слоев.
- Это увеличивает пропорциональное воздействие одной ловушки (Qtrap) экспоненциально.
- Иными словами, то, что раньше было "одной из сотен ловушек" в узле, теперь действует скорее как "одна из десятков" или "одна из нескольких".
➡ Результат: Изменения ΔVth, ΔIdsat вызывают гораздо большую вариацию на основе каждого устройства.
2) Статистическая вариация растет из-за меньших устройств
По мере уменьшения площади устройства стандартное отклонение распределения случайного телеграфного шума (RTN / генерация ловушек) увеличивается.
- Два транзистора, изготовленные по одному и тому же технологическому процессу в одинаковых стрессовых условиях, демонстрируют различное поведение при старении
➡ Вариация старения сама становится частью вариации тайминга
3) Предел масштабирования напряжения + повышение температуры = ускорение BTI/HCI
Вследствие высокой интеграции средняя температура внутри чипа фактически возросла.
➡ Температурная нагрузка на чип возрастает, поэтому старение, естественно, становится более серьезным
4) Изменения в материалах процесса создают новые проблемы старения
Введение высококристаллических и металлических затворов, хотя и благоприятно сказывается на производительности и утечке через затвор, создает новые проблемы с точки зрения старения.
- SiON → NBTI ухудшается (эффект внедрения азота)
- High-k (HfO₂) → возникает серьезная PBTI
➡ PBTI, проблемы NBTI ухудшаются.
Так, теперь мы должны учитывать это при проектировании схем, верно?
Как интерпретировать SPICE
Сегодня все PDK, предоставляемые литейными компаниями, включают модель старения.
Стандартизация на основе TSMC Modelling Interface (TMI) - CustomCMI API (CMI) - MOS Reliability Aging API (MOSRA) - Efficient Subckt Macro Modelling, Open Modelling Interface и т. д.
- Физические уравнения BTI/HCI (ΔVth, μ degradation и т. д.) поставляются в виде DLL от foundry
- Конструкторы схем могут использовать Spectre, AFS, HSPICE и т.д. и могут вызывать одну и ту же модель старения независимо от того, какой симулятор они используют
- Индуцированные старением ΔVth, снижение подвижности и т.д. отражаются в параметрах SPICE, так что фактическая деформация I-V кривой может быть отражена как она есть
BTI:
- Моделирование межфазной и объемной ловушки
- Временная экспонента, член ускорения поля включены
- Восстановление переменного напряжения отражено в компенсации рабочего цикла
- Добавлено масштабирование размера устройства (зависимость W/L)
В результате получена полная функция время-напряжение-температура для ΔVth(t, Vgs, T, duty).
HCI:
- Используйте ударный ток ионизации (I_sub) или модель на основе электронов Лаки.
- τ = A-(I_sub)^(-m)-exp(Ea/kT)
- Генерация состояния интерфейса в зависимости от времени → ΔVth возрастает
- Деградация подвижности также учитывается
В связи со взрывом PBTI после внедрения High-k модель не может быть описана одной функцией.
Созданная + сгенерированная (AG) модель БТИ и другие модели находят свое применение.
Модель, основанная на времени: конец срока службы
Инженеры, разрабатывающие чипы, обычно дают ограничения по срокам службы на основе "конца срока службы (EOL)" или используют библиотеки, характеризующиеся такими ограничениями. (В случае SRAM принято характеризовать библиотеку в соответствии с EOL и снижать срок службы ячейки.)
В настоящее время такой метод снижения срока службы не является точным, поэтому существуют методики, такие как Aging aware STA. (Это моя специализация.)
https://semiwiki.com/eda/synopsys/312706-using-sta-with-aging-analysis-for-robust-ic-designs/
Когда модели старения включены в SPICE, разработчики могут сделать следующее
1) Моделирование на основе времени
- Следуйте циклу напряжение-температура-напряжение, в котором фактически работает транзистор
- SPICE интегрирует ось времени (историю напряжений)
- В любой желаемый момент времени (напр: 10 лет) и заново интерпретирует поведение схемы, например, функция "One-step Aging" в HSPICE MOSRA
2) Aging Corner Model
Foundry предоставляет преждевременные карты SPICE-моделей (например: TT_125C_10Y)
Дизайнер
- Свежая модель
- Стареющая модель (5 лет, 10 лет и т.д.)
- Проверяет производительность с помощью всех трех версий.
Почему это важно:
В частности, сектор автомобильной промышленности/серверов/AP требует экстремальных профилей эксплуатации, таких как
- 10-15 лет
- 125℃+
- 24/7 работы
- .
➡ Валидация углов старения теперь является требованием для HPC/флагманских AP/автомобилей.
5. Вывод: старение в эпоху микропроцессирования - это не "выбор", а "структурная необходимость"
По мере продвижения к микропроцессированию старение приобретает взрывное значение по следующим причинам.
- Утончение стека затворов увеличивает влияние одного дефекта
- Уменьшение размеров устройства увеличивает статистическую вариацию
- Ограничения масштабирования напряжения + увеличение теплового бюджета
- Новые материалы (High-k) создают новые проблемы BTI/HCI
- Рынок автомобилей/ХПК требует увеличения срока службы