japanese

RTL2GDS: 配置配線、P&R 半導体物理設計

japanese

RTL2GDS: 配置配線、P&R 半導体物理設計

現代の半導体産業は、ムーアの法則が予測したトランジスタ集積度の限界を絶えず突破しながら進んでいます。 数十億個のトランジスタが爪ほどの大きさのシリコンダイ上に集積されるVLSI時代です。 RTLコードを実際に製造可能な物理レイアウトであるGDSファイルに変換する Physical Design 、通称...

By Chase Na - Semiconductor Design Engineer
RTL2GDS: 論理等価性チェック、LEC

japanese

RTL2GDS: 論理等価性チェック、LEC

RTLがテープアウトされるまで、本当に多くのEDAツールを経ます。この過程でバグが一度も発生しないでしょうか? ツールがバグでインバータを1つ追加してしまったらどうなるでしょうか? 形式検証 、中でも 論理等価性チェック(LEC) は、現代のASIC設計フローにおいて不可欠な方法論です。...

By Chase Na - Semiconductor Design Engineer
RTLからGDSIIへの変換:ロジック合成 - 制約(SDC)に基づくゲートレベル変換の原理

japanese

RTLからGDSIIへの変換:ロジック合成 - 制約(SDC)に基づくゲートレベル変換の原理

現代の半導体設計、特にASIC(特定用途向け集積回路)設計フローにおいて、ロジック合成は抽象的な人間の論理(RTLまたはHDL)を物理的なシリコンの現実(ゲートレベルネットリスト)へと具体化する最も決定的な変換プロセスです。 要約すると、...

By Chase Na - Semiconductor Design Engineer
半導体設計とEDAの間でキャリア転換する方法

japanese

半導体設計とEDAの間でキャリア転換する方法

半導体業界では、設計エンジニアがEDAを多用します。 設計会社からEDA企業へ、あるいはEDA企業から設計会社へキャリアチェンジするケースが多く見られます。 特にEDA企業のアプリケーションエンジニアの大半は、設計会社からEDA分野へ転職した人材です。一方、EDA研究開発エンジニアの多くは、大学院時代からVLSI...

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.