korean
PDK로 실제 공정 미세 수준 파악하는 방법
첨단 공정에서는 공정 명칭(예: 7nm, 5nm, 3nm) 이 실제 물리적 치수와 일치하지 않는다. 오히려 칩 제조사는 마케팅 목적으로 세대를 구분하며, 이를 통해 소비자에게 성능 향상을 부각시켜 왔다. 실제로 최근 공정 노드 이름은 회로의 어떠한 특정 치수 를 가리키지...
pillar
English
RTL to GDS: 1. RTL Design, Verilog coding style
Part 1: The Beginning of Implementation (Front-end Bridge) Foreword: The First Gateway Before RTL Code Becomes Silicon In modern semiconductor design,...
russian
RTL в GDS: 1. Дизайн RTL, стиль кодирования Verilog
Часть 1: Начало реализации (Front-end Bridge) Предисловие: первый шлюз перед превращением кода RTL в кремний В современном проектировании полупроводников,...
chinese
RTL到GDS：1. RTL设计，Verilog编码风格
第一部：实施的起点（前端桥接） 前言：RTL代码化为硅片前的第一道关卡 在现代半导体设计领域，尤其是集成数十亿个晶体管的SoC（系统级芯片）设计过程中，"RTL编码"仅仅是漫长征程的起点。本科或硕士阶段初次接触Verilog HDL时，最常见的误解莫过于认为"只要测试台模拟中波形符合预期，设计就完成了"。...
japanese
RTLからGDSへ:1. RTL設計、Verilogコーディングスタイル
第1部: Implementationの始まり (Front-end Bridge) 序文: RTLコードがシリコンになるまでの、最初の関門 現代の半導体設計、特に数十億個のトランジスタが集積されるSoC(System on...
korean
RTL to GDS: 1. RTL Design, Verilog coding style
1부: Implementation의 시작 (Front-end Bridge) 서문: RTL 코드가 실리콘이 되기까지, 그 첫 번째 관문 현대 반도체 설계, 특히 수십억 개의 트랜지스터가 집적되는 SoC(System on Chip) 설계 과정에서 'RTL 코딩'은 거대한 여정의...
![[VLSI CAD] Why Optimization is Hard: NP-hard, heuristic, AI EDA](https://images.unsplash.com/photo-1581089778245-3ce67677f718?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDE3fHxtYXRofGVufDB8fHx8MTc2NzI0MzQ1MXww&ixlib=rb-4.1.0&q=80&w=600)
English
[VLSI CAD] Why Optimization is Hard: NP-hard, heuristic, AI EDA
TL;DR 1) Physical Design: Why is it NP-hard The most classic "hard" problem in Logic Synthesis, the first step of Physical Design, is two-level Boolean...
spanish
[VLSI CAD] Por qué la solución óptima es difícil: NP-difícil, heurística, AI EDA
TL;DR 1) Diseño Físico: ¿Por qué es NP-duro El problema "duro" más clásico en Síntesis Lógica, el primer paso del Diseño Físico, es la minimización...
korean
[VLSI CAD] 최적해가 어려운 이유: NP-hard, heuristic, AI EDA
TL;DR 1) Physical Design: 왜 NP-hard인가 Physical Design의 첫 단계인 Logic Synthesis에서 가장 고전적인 “hard”는 two-level Boolean minimization 이다. 예를 들면 Truth table을 만족하는 ...
English
Semiconductor Interconnect? Chiplet, 3D IC, UCIe
It used to be that "how many nanometers of process or how many cores" seemed to describe most of the performance of semiconductors. Nowadays, words like...
English
Glitch-Free Clock MUX?
One of the most frustrating bugs after semiconductor tape-out is this one: Function simulation is perfect , Silicon Bring-up works most of the time, but ...
portuguese
Algoritmo DFT March? Checkerboard 2
5. Porque é que março parece intuitivo do ponto de vista da estrutura da memória 5.1 Como aceder SRAM Considere um banco: Assim, a unidade básica do teste...