01 / THE BRIEFING

Semiconductor intelligence, without the noise.

현직 엔지니어의 기술 해설과 산업 데이터 분석

chinese 16 2월 2026

[VLSI CAD] 表达在EDA中

什么是Espresso？在保持逻辑式功能的同时，实现“最小化AND/OR项数量”的经典标准算法 Espresso是布尔逻辑最小化(logic minimization) 算法及工具。 1. Espresso解决的核心问题以下两个逻辑式具有完全相同的功能。第二个表达式：...

Read analysis

02 / LATEST INTELLIGENCE

Analysis for builders and decision makers.

View archive

chinese

半导体组织设计与人事管理

1. 引言："半导体是技术+劳动密集型产业。" 半导体行业的所有目光都聚焦于极紫外光刻（EUV）设备的良率、AI赋能设计、电子设计自动化（EDA）工具的算法升级。然而从工程学角度看，绘制最精密电路的关键决策与最终责任，终究在于'人'。比起EDA工具和AI，更重要的是操作这些工具的工程师的投入度与技术直觉。...

chinese

半导体经济学：管理会计，基于良率的产品组合

半导体产业既是人类技术文明的巅峰，同时也是最严苛的资本试金石。为集成单个晶体管所投入的物理努力，如今已与数万亿级别的资本支出（CAPEX）紧密相连，而工程上的成功必须跨越经济可行性这一门槛，才能获得价值认可。...

chinese

RTL到GDS：静态时序分析，工程变更单。STA与ECO

1. 引言：数字集成电路设计中的时序完整性在现代半导体设计中，特别是涉及数十亿晶体管集成的ASIC（专用集成电路）设计流程中，RTL（寄存器传输级）代码要转化为实际硅片（GDSII）实现，不仅需要确保功能正确性，还必须满足时序、功耗、噪声等物理特性约束条件。...

chinese

RTL2GDS：寄生参数提取，PEX

1. 引言：互连主导时代的到来现代半导体工程的发展史，本质上是持续推进器件微缩与集成度提升的历史。正如摩尔定律所预言，晶体管集成度约每18至24个月便实现翻倍增长，这极大地推动了信息处理能力的飞跃性提升。...

chinese

RTL2GDS：物理验证、PV、ERC、LVS、DRC 半导体物理验证

1.Tapeout范式转变与物理验证的演进数十年来，半导体集成电路设计始终在与日益增长的复杂性抗争。从最初仅含数十个晶体管的集成电路，如今已进化为采用7nm、5nm、3nm及更小纳米级工艺的巨型系统——单颗芯片上集成数百亿个晶体管的庞大系统。...

chinese

RTL2GDS：布局布线，P&R 半导体物理设计

现代半导体产业正不断突破摩尔定律所预测的晶体管集成密度极限。这是VLSI时代——数十亿个晶体管集成在指甲大小的硅晶圆上的时代。将RTL代码转换为可实际制造的物理布局GDS文件的物理设计，通称 P&R（布局布线）...

chinese

RTL2GDS：逻辑等效性检查，LEC

RTL进入流片阶段前，需要经过大量EDA工具的处理。这个过程中真的不会出现任何错误吗？如果工具因错误额外添加了一个反相器，会产生什么后果？形式验证，尤其是逻辑等价性检查（LEC），已成为现代ASIC设计流程中不可或缺的方法论。...