korean

DFT 엔지니어, 진짜로 돈 잘 버나? — 환상과 현실

Chase Na - Semiconductor Design Engineer

23 4월 2026 — 15 min read

취준생들한테 이 질문을 정말 자주 받는다.

"DFT 엔지니어가 몸값 올리기에 좋다고 들었는데요. 다른것들이랑 비교해서 어떤가요? 팹리스에서도 많이 뽑나요?"

내가 이 이야기를 1년에 100번 넘게 듣는다. 이들을 보면... 뭔가 들은 게 있는 것 같긴 한데, 정확히 어디서 들은 건지는 모르겠다. 커뮤니티인지, 선배한테서인지, 아니면 그냥 DFT가 희귀 스킬이니까 당연히 비쌀 거라는 추론인지.

결론부터 말하면: 반은 맞고, 반은 틀렸다. 그리고 내 생각에는 틀린 반쪽이 생각보다 크다.

이 글에서 DFT 엔지니어의 현실을 제대로 정리한다. 취업을 준비 중이든, 커리어 전환을 고민 중이든, 읽고 나서 방향을 잡는 데 도움이 됐으면 한다.

DFT란?

DFT는 Design for Testability다. 반도체 칩을 만들고 나면 그게 제대로 동작하는지 테스트해야 한다. 그 테스트를 효율적으로 할 수 있도록 설계 단계에서부터 테스트 구조를 집어넣는 것이 DFT다.

왜 이게 필요하냐? 칩 내부는 수십억 개의 트랜지스터로 이루어져 있다. 이걸 외부에서 직접 접근해서 테스트하는 것은 비용이 많이들어간다. 그래서 내부에 테스트 전용 회로 구조를 넣어두는 것이다.

대표적인 DFT 기법들:

Scan Chain: Flip-flop들을 체인으로 연결해서 내부 상태를 직렬로 읽고 쓸 수 있게 함. DFT의 기본 중의 기본.
MBIST (Memory Built-In Self-Test): SRAM, ROM 같은 메모리를 스스로 테스트하는 회로.
LBIST (Logic BIST): 로직 회로의 자체 테스트. Automotive나 functional safety 도메인에서 중요.
JTAG / Boundary Scan: 보드 레벨 테스트 및 칩 간 인터페이스 테스트.
OCC (On-Chip Clock Controller): 테스트 모드에서 클락을 제어하는 구조.
EDT / Compression: 패턴 데이터를 압축해서 테스트 시간을 줄이는 기법. Synopsys의 DFTMAX, Mentor의 TestKompress 등.

이게 다가 아니다. 칩이 복잡해질수록 DFT 구조도 복잡해진다. HBM이 붙은 AI 칩, 멀티다이 패키지(chiplet), Automotive SoC — 각각 요구하는 DFT 아키텍처가 다 다르다.

DFT 엔지니어가 실제로 하는 일

DFT 엔지니어의 업무 범위를 제대로 이해하려면 칩 개발 플로우 전체를 봐야 한다.

1단계 — DFT Specification

칩 아키텍처가 나오면 DFT 엔지니어는 어떤 테스트 구조를 넣을지 스펙을 잡는다. 어느 블록에 scan을 넣을지, MBIST를 어떻게 구성할지, 테스트 커버리지 목표는 얼마로 잡을지, 테스트 시간(test time) 예산은 얼마인지. 이게 잘못되면 뒤의 모든 게 꼬인다.

2단계 — DFT Insertion

RTL 수준에서 DFT 구조를 삽입한다. Scan chain 연결, MBIST 컨트롤러 추가, OCC 삽입 등. 툴은 주로 Synopsys DFT Compiler나 Mentor Tessent를 쓴다. 그냥 툴 돌리면 되지 않냐고? 툴이 에러 없이 돌아가게 만드는 것 자체가 일이다. 특히 대형 SoC에서 hierarchy, partition, 전력 도메인(UPF) 이슈가 다 얽혀 있으면 디버깅이 장난이 아니다.

3단계 — ATPG (Automatic Test Pattern Generation)

DFT 구조가 들어가면 그 구조를 활용해서 실제 테스트 패턴을 만든다. Stuck-at fault, Transition fault, Path delay fault 등 다양한 fault model에 대해 패턴을 생성한다. Synopsys TetraMAX, Mentor Tessent 등이 대표 툴. 커버리지 목표(보통 99% 이상)를 달성하면서 패턴 수를 최소화해야 테스트 비용이 줄어든다.

4단계 — Silicon Bring-up & Debug

칩이 실제로 나왔을 때 ATE(Automatic Test Equipment)에서 패턴을 돌려본다. 처음부터 잘 되면 다행인데, 안 되는 경우가 훨씬 많다. 테스트 패턴 자체의 문제인지, 타이밍 문제인지, 실제 실리콘 결함인지 구분해야 한다. 이 단계를 제대로 할 수 있는 사람이 진짜 실력자다.

5단계 — Diagnosis, Yield Analysis, MHC

양산 단계에서 수율이 낮으면 어디서 불량이 나는지 분석해야 한다. Fail 패턴을 분석해서 물리적 결함 위치를 추정하는 게 Diagnosis다. 이 정보가 공정 팀으로 가서 수율 개선에 쓰인다. Yield Explorer 같은 툴들이 이 영역에 있다.

여기서 핵심 질문: 이 다섯 단계를 다 할 수 있으면 꽤 대접 받는다.

솔직히 말하면, 이걸 조금씩이라도 다 할 수 없는 사람은 거의 없다.

DFT는 칩 설계 전체 과정에 꼭 필요한 과정은 아니다. 근데 Mass Production 하는 Chip은 거의 필수라고 보면 된다. 그리고 Volume이 클수록 DFT가 복잡하고, 다양한 방법론들이 쓰인다.

회사들이 원하는 DFT 엔지니어는... 스펙도 잘 짜고, 설계도 잘하고, 패턴도 잘 만들고, Bringup도 잘하고, Diagnosis도 잘하는... 몇 명을 뽑고싶은거다. 이런 사람들이 없으니까 DFT 엔지니어가 귀하다는 말이 나오는데...

문제는, "그만큼 처우를 해우면, 사람들이 많이 지원을 하겠지. "

국내 회사를 보면, 어떤 설계를 해도 비슷한 연봉 테이블을 받는다.
해외 회사를 보면, DFT 엔지니어라고 해서 연봉 레인지가 높은 것도 아니다.

아래 공고는 Apple의 P&R CAD Engineer.

아래는 Apple의 DFT 엔지니어

학생들이 DFT를 쉽게 보는 이유 중 하나가 여기 있다. 겉에서 보면 "패턴 생성해서 넣으면 되는 거 아냐?"로 보인다. 근데 저 다섯 단계의 깊이를 이해하려면 RTL, 클락, 파워, 타이밍, 공정까지 다 알아야 한다.

학사 수준으로 DFT에 접근하기 어려운 이유

이걸 솔직하게 얘기해야겠다.

DFT 엔지니어 JD를 보면 국내외 막론하고 석사 이상을 우대하거나 요구하는 경우가 많다. 왜냐면 DFT는 설계 영역이기 때문이고, DFT를 학부에서 배우는 학교가 거의 없다!

DFT를 제대로 하려면 아래를 알아야 한다:

RTL 설계 이해 (어디에 어떤 구조를 넣을지 알려면 RTL을 읽을 줄 알아야 한다)
타이밍 분석 (테스트 모드에서의 STA, DFT Mode의 SDC, 클락 구조 이해)
파워 도메인 (UPF 기반 멀티파워 도메인에서 DFT 어떻게 처리할지)
Fault model 이론 (VLSI 테스팅 이론 — 대학원 수업에서 배우는 내용)
공정 지식 (yield, defect model)과 MHC (Model to Hardware Correlation)
ATE 이해 (Advantest, Teradyne 장비 특성)

이 중에서 학부 커리큘럼에서 다 커버되는 학교는 거의 없다. VLSI Testing을 학부에서 가르치는 학교 자체가 드물고, 가르쳐도 이론 수준이다. (DFT Tool이 비싸니까)

그래서 DFT 엔지니어 포지션에는 생각보다 석박사들이 많다. 특히 대형 팹리스나 디자인하우스의 시니어 포지션들. 학사가 진입 못 한다는 게 아니라, 학사 수준의 지식으로 처음부터 제대로 기여하기가 쉽지 않다는 거다.

팹리스, 디자인하우스 주니어로 들어가서 배우면서 올라가는 루트는 있다. 근데 그게 빠른 길은 아니고, 올라가는 과정에서 공부를 스스로 많이 해야 한다.

어떤 회사에서 DFT 엔지니어를 채용하나요?

여기가 많이 헷갈리는 부분이다.

Foundry: 이들은 Methodology, 수율 진단, MHC, SLM 팀들이 있다.
Fabless: 자체 양산을 하는 규모 있는 Fabless들은 Methodology, 수율 진단, MHC 등 전부 다한다.
디자인하우스: 여러 고객사의 칩을 구현하는 과정에서 DFT 삽입과 ATPG가 반복적으로 발생하기 때문에, 설계 수준에서 꽤 뽑는다.

DFT 엔지니어 처우 이야기

여기가 핵심이다.

"DFT 엔지니어는 희귀하니까 돈을 많이 받을 거다" — 이 논리는 절반만 맞다.

희귀성만으로 급여가 결정되진 않는다. 그 역할이 회사의 핵심 비즈니스에 얼마나 직결되는지, 그 사람이 빠졌을 때 대체가 얼마나 어려운지, 그 역할이 창출하는 비즈니스 임팩트가 얼마인지가 같이 판단된다.

아키텍트와와 비교

아키텍트, 특히 CPU/GPU 아키텍처나 고성능 블록을 담당하는 사람들의 처우는 반도체 업계 최상위권이다. 이유는 간단하다:

제품의 성능과 기능을 직접 결정한다.
잘못되면 re-spin인데, re-spin 한 번에 수십~수백억이 날아간다.
최고 수준의 아키텍트는 시장에 정말 없다.

Arm CPU uarch 팀, Apple Silicon 팀, Qualcomm Snapdragon 팀의 시니어 엔지니어들 급여 수준은 DFT 엔지니어 대비 대체로 높다. 이건 국내도, 해외도 비슷한 경향이다.

그러면 DFT 엔지니어 급여가 낮다는 건가?

절대적으로 낮다는 게 아니다. 반도체 업계 자체가 타 IT 대비 급여가 높고, AI나 퀀트 업계보다는 낮고, DFT 시니어도 연봉 상위권이다. 근데 "DFT 하면 돈 많이 번다"는 프레임은 과장이다.

정확히 말하면 이렇다:

DFT 평균 급여 > 일반 IT 평균 급여 → 맞음
DFT 급여 > 동급 연차 CPU / GPU 설계 엔지니어 급여 → 대체로 아님
DFT 희귀성 프리미엄이 급여에 크게 반영됨 → 시니어 이상에서 어느 정도, 주니어~미드레벨에서는 거의 없음
DFT 잘한다고 연봉 탑티어 찍기 쉬움 → 아님

가장 급여가 높은 반도체 엔지니어는 CPU/GPU 마이크로아키텍트, 고성능 아날로그/RF 엔지니어, 선단 공정 PDK 엔지니어 등이다. DFT는 이 카테고리에 포함되지 않는다.

단, 예외가 있다. Yield 분석과 연결된 DFT 시니어 엔지니어가 수율을 몇 포인트 올리는 데 직접 기여했다면? 그 임팩트는 수율 1% = 수십억이기 때문에 회사가 그 사람한테 상당한 보상을 한다. 근데 그런 포지션에 가려면 경력 최소 10년에 DFT 전 스택을 꿰고 있어야 한다.

그래도 DFT가 매력적인 이유 — 있긴 하다

DFT를 추천하지 말자는 게 아니다. 현실을 알고 들어가야 한다는 거다.

DFT의 진짜 장점:

수요는 꾸준하다. 칩이 복잡해질수록 DFT가 더 중요해진다. Chiplet 시대에 다이 간 테스트(die-to-die test)는 새로운 과제다. LBIST 요구사항은 Automotive 확대에 따라 계속 늘어난다. 없어질 직군이 아니다.
툴 전문성이 경쟁력이 된다. Synopsys DFT Compiler, Tessent, TetraMAX — 이거 제대로 쓸 줄 아는 사람이 많지 않다. 툴 라이센스 자체가 비싸서 경험자 자체가 희귀하다. 이 툴 경험이 이직 시장에서 분명한 차별점이 된다.
영역 자체가 넓다. DFT만 잘한다고 끝이 아니라, 결국 칩 전체를 이해해야 잘할 수 있다. 성장 과정에서 반도체 설계 전반에 대한 이해가 자연스럽게 넓어진다.
어쨌든 희귀하니까 글로벌 시장에서 통한다. DFT 엔지니어 수요는 미국, 유럽, 아시아 전 반도체 허브에 있다. RTL 엔지니어도 마찬가지지만, DFT 분야에서 툴 경험 + 실리콘 경험 조합은 해외 이직 시 무기가 된다.

자주 받는 질문 정리

Q. 팹리스에서 DFT 엔지니어로 커리어를 시작할 수 있나요?

가능은 하지만, 팹리스 DFT 신입 포지션 자체가 많지 않다. 특히 대형 팹리스는 경력자를 선호한다. 디자인하우스에서 3~5년 경력 쌓은 후 팹리스로 이동하는 루트가 더 현실적이다.

Q. DFT 관련 공부를 어떻게 시작하나요?

Laung-Terng Wang의 Electronic Design Automation: Synthesis, Verification, and Test나 Bushnell/Agrawal의 Essentials of Electronic Testing 같은 교재가 기초다. 그리고 Synopsys, Siemens EDA (Mentor) 공식 문서와 training material이 실무에 가장 가깝다.

Q. 회사는 어떤 DFT 엔지니어를 뽑나요?

양산 경험은 기본이고 + HBM, 고성능, 최선단, Big-Die, 3D-IC 등 "그들이 새롭게 만들려고 하는 제품"에 대한 설계 경험이 있는 DFT 엔지니어를 원한다.

Q. DFT 엔지니어로 10년 후 어떤 커리어 옵션이 있나요?

DFT 아키텍트 (대형 팹리스나 IP 회사에서 칩 전체의 DFT 전략 수립)
Yield 엔지니어링 / 공정 엔지니어링으로 확장
ATE 벤더 (Advantest, Teradyne) 쪽 FAE/AE
EDA 회사 (Synopsys, Siemens EDA) DFT 툴 개발 또는 AE

마치며

DFT 엔지니어는 괜찮은 커리어다. 근데 "DFT 하면 쉽게 돈 많이 번다"는 건 근거 없는 환상이다.

진짜 DFT를 잘하는 사람은 — DFT 스펙부터 설계 삽입, ATPG, 실리콘 브링업, Diagnosis, Yield 관리까지 할 줄 아는 사람 — 은 확실히 시장에서 귀하고 대우받는다. 근데 그 수준까지 올라가는 데는 시간, 학습, 그리고 실제 실리콘 경험이 필요하다. 학사 수준에서 뚝 떨어지면 내일부터 잘하는 DFT 엔지니어가 되는 게 아니다.

급여 탑티어를 목표로 한다면 솔직히 CPU/GPU 마이크로아키텍처나 고성능 RTL 쪽이 더 빠른 길이다. DFT를 선택하는 이유는 그 일 자체에 관심이 있어서여야 한다. 단순히 "희귀 직군이라 돈 많이 받을 것 같아서"는 나쁜 이유다.

커리어는 뭘 하느냐도 중요하지만, 그 안에서 얼마나 깊어지느냐가 결국 차이를 만든다. DFT를 선택했다면 Insertion/ATPG에서 Diagnosis/Yield까지 전 스택을 목표로 가라. 그게 이 필드에서 진짜 몸값이 올라가는 경로다.