russian
Раньше слова "сколько нанотехнологий, сколько ядер", казалось, описывали большую часть производительности полупроводников. Сейчас такие слова, как чиплет, 2,5D, 3D IC и UCIe, - первые, которые приходят на ум. И это не только потому, что они звучат как "buzzwords". Стартап опередил Nvidia, но... Ни один другой
chinese
过去，"多少纳米制程、多少内核 "似乎可以描述半导体的大部分性能。 如今，人们首先想到的是芯片、2.5D、3D IC 和 UCIe 等字眼。 这不仅仅是因为它们是热门词汇，而是因为芯片与芯片之间的互连现在正在推动整个芯片的性能、功耗和成本，而不仅仅是芯片内部。 一家初创公司击败了 Nvidia，但... 下图由 riselab 的 Amir 制作。 X 轴是年份，Y 轴是性能。 黑色为系统半导体> 内存半导体> 互连器件> 性能改进斜率 在电路板层面，您最终将使用这三种处理器，但无论 GPU 的速度有多快，由于其带宽较小，它们都将成为其他半导体的瓶颈。 因此，对于人工智能半导体公司来说，如何获得尽可能多、内存带宽最大的 HBM
japanese
以前は、"プロセスが何ナノか、コアが何個か"が半導体の性能の大部分を説明するように感じられました。 最近では、Chiplet、2.5D、3D IC、UCIeなどの単語が最初に目に飛び込んできます。 これは単なる流行語だからではありません。 今はダイの内部ではなく、ダイとダイの間をつなぐインターコネクトがチップ全体の性能と電力、コストを左右するレベルまで上がったからです。 あるスタートアップがNvidiaに勝ったらしいですが...NVIDIAのチップの性能+電力+汎用性+量産歩留まりなど、広い部分で市場性を勝る半導体はない。 下の資料はriselabのAmirがまとめたグラフである。 X軸は年、Y軸は性能と見ればよい。 黒色はシステム半導体の性能改善勾配＆gt;メモリ半導体の性能改善勾配＆gt;インターコネクトの性能改善勾配 figure class="kg-card kg-image-card kg-card-hascaption"> https://medium.com/riselab/ai-and-memory-wall-2cb4265cb0b8 ボードレベルでは
spanish
Antes, "cuántos nanos de proceso, cuántos núcleos" parecía describir la mayor parte del rendimiento de los semiconductores. Ahora, palabras como chiplet, 2,5D, 3D IC y UCIe son las primeras que nos vienen a la cabeza. No es solo porque sean palabras de moda. Es porque las interconexiones
korean
예전에는 “공정 몇 나노냐, 코어 몇 개냐”가 반도체 성능의 대부분을 설명하는 것처럼 느껴졌다. 요즘은 Chiplet, 2.5D, 3D IC, UCIe 같은 단어들이 먼저 눈에 들어온다. 이게 단순한 유행어라서 그런 건 아니다. 이제는 다이 내부가 아니라, 다이와 다이 사이를 이어주는 인터커넥트가 칩 전체의 성능과 전력, 비용을 좌우하는 수준까지 올라왔기 때문이다.
spanish
Resumen ejecutivo * Pequeño mercado y elevada carga de I+D:La industria EDA es un nicho de mercado con una base de clientes muy limitada, lo que hace que la investigación y desarrollo (I+D) para el desarrollo de software sea extremadamente costosa. * El limitado número de empresas de diseño
korean
5. Memory 구조 관점에서 March가 직관적으로 보이는 이유 5.1 Access 방식 SRAM 한 bank를 떠올려보면: * Address bus로 특정 row(wordline)를 선택 * 그 row에 연결된 bitline을 통해 cell의 값을 읽거나 쓴다 * 한 번에 “한 address”만 확실하게 control 가능 그래서 test의 기본 단위는 자연스럽게 이렇게 된다. “주소 하나 선택
portuguese
Quando você chega ao laboratório DFT pela primeira vez depois de trabalhar em design lógico, há um ponto em que você fica mais confuso. Scan, ATPG, padrão preso, padrão de transição, etc. são familiares, mas no momento em que você vai para o lado da memória, você de repente fala
russian
Когда вы впервые приходите в лабораторию DFT после работы в области логического проектирования, наступает момент, когда вы больше всего растеряны. Сканирование, ATPG, паттерн "застрял-ат", паттерн перехода и т. д. знакомы, но как только вы переходите на сторону памяти, вы вдруг начинаете говорить об алгоритме Марча, MBIST, модели ошибок.
chinese
当您在从事逻辑设计工作后第一次来到 DFT 实验室时，有一点是您最困惑的。 扫描、ATPG、卡顿模式、过渡模式等都很熟悉，但一到存储器方面，您就会突然谈到March 算法、MBIST、故障模型。 即使是资深的 DFT 工程师有时也会对此感到困惑： "March C- 究竟涵盖了哪些故障？ 它有哪些缺点......" "为什么它要上下两次？" 本文的目的很简单。 * 对于那些已经熟悉 DFT/ATPG，但内存测试很尴尬的人，我想解释一下 March 算法是什么，以及它为什么按此顺序工作、 * 它与逻辑测试模式的本质区别 * 以及在实践中经常听到的棋盘模式的作用 1.逻辑测试与内存测试：为什么模式不同？" 1.1 逻辑方面：扫描 + ATPG 的世界 一个典型的 逻辑块是这样测试的。 ↑ (w0) : 从地址
japanese
Logicデザインの方だけやっていて、DFT Labに初めて入ると一番戸惑うところがあります。 Scan、ATPG、stuck-at pattern、transition patternなどは慣れているのですが、memoryの方に行く瞬間、突然March algorithm、MBIST、fault modelの話が飛び出します。 しかも、シニアDFTエンジニアも時々こんなことを混乱することがあります。 "March C-は正確にどのようなfaultまでカバーするのか？ 短所は何だったっけ..." "なぜ必ずup/downで2回ずつ回るのか？" この記事の目標は単純です。 * DFT/ATPGはすでに慣れているが、memory testが苦手な人に * March algorithmが何であり、なぜそのような順序で動作するのか、 * Logic test patternと何が根本的に違うのか * そして、実務でよく聞くCheckerboard patternがどのような役割をするか 1.Logic Test vs Memory Test: なぜパターンが異なる
spanish
Cuando llegas al laboratorio de DFT por primera vez después de trabajar en diseño lógico, hay un punto en el que te sientes más confuso. Scan, ATPG, patrón stuck-at, patrón de transición, etc. son familiares, pero en el momento en que pasas al lado de la memoria, de repente hablas