![[VLSI CAD] Why Optimization is Hard: NP-hard, heuristic, AI EDA](https://images.unsplash.com/photo-1581089778245-3ce67677f718?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDE3fHxtYXRofGVufDB8fHx8MTc2NzI0MzQ1MXww&ixlib=rb-4.1.0&q=80&w=600)
English
TL;DR * Many of the core optimization problems in semiconductor design are NP-hard / NP-Complete / PSPACE-complete, so algorithms that guarantee an "optimal solution" are virtually unprofitable at scale (e.g., even if there are only 40 cases of 2, there are 1 trillion cases) * This is why EDA tools
spanish
TL;DR * Muchos de los problemas centrales de optimización en el diseño de semiconductores son NP-duros / NP-completos / PSPACE-complete, por lo que los algoritmos que garantizan una "solución óptima" son prácticamente poco rentables a escala (por ejemplo, aunque sólo haya 40 casos de 2, hay 1 billón de casos)
korean
TL;DR * 반도체 설계의 핵심 최적화 문제들은 대부분 NP-hard / NP-Complete / PSPACE-complete라서, “최적해”를 보장하는 알고리즘은 스케일이 커지면 사실상 못 돈다. (예를들어 2가지 경우의 수가 40개만 되어도, 1조개의 경우의 수이다.) * 그래서 EDA 툴은 처음부터 끝까지 heuristic + 근사 + 반복 개선로 설계된다. 이건 “툴이 구려서”가 아니라 문제 성질 때문이다. * AI/ML은 NP-hard를
English
It used to be that "how many nanometers of process or how many cores" seemed to describe most of the performance of semiconductors. Nowadays, words like chiplet, 2.5D, 3D IC, and UCIe are the first things you'll hear. It's not just because they&
English
One of the most frustrating bugs after semiconductor tape-out is this one:Function simulation is perfect, Silicon Bring-up works most of the time, but "sometimes" it behaves erratically. When I try to reproduce it in front of a professor, it works fine.... The debug logs are also faint
portuguese
5. Porque é que março parece intuitivo do ponto de vista da estrutura da memória 5.1 Como aceder SRAM Considere um banco: * Selecionar uma linha específica (wordline) com o barramento de endereços * Ler ou escrever o valor de uma célula através da bitline ligada a essa linha * Apenas "
English
5. Why March seems intuitive from a memory structure perspective 5.1 How to Access SRAM Consider a bank: * Select a specific row (wordline) with the address bus * Read or write the value of a cell through the bitline associated with that row * Can only control "one address"
russian
5. Почему март кажется интуитивным с точки зрения структуры памяти 5.1 Как получить доступ SRAM Рассмотрим банк: * Выбор конкретной строки (wordline) с помощью шины адреса * Считывание или запись значения ячейки через битную линию, подключенную к этой строке * В один момент времени можно с уверенностью контролировать только "один адрес&
chinese
5.为什么从内存结构的角度看 March 似乎很直观 5.1 如何访问 SRAM 考虑一个银行： * 使用地址总线选择特定行（字行） * 通过连接到该行的 位线读取或写入单元格的值 * 每次只能确定控制 "一个地址" 因此，测试的基本单元自然是这样的。 "选择一个地址 → 执行读/写序列 → 移动到下一个地址" 这个流程本身与 March 元素的定义几乎以 1:1 的比例重叠。 5.2 如何捕获地址解码器故障？ 例如，在一个地址： * 解码器故障导致 两行同时亮起。 * 在此地址，w1可能会导致预期单元格为 1，以及相邻行中的单元格。 现在在另一个地址： * 我们预期相邻单元格为r0，但我们读取了1。 如果您多次重复 r0, r1, 像三月 C-
japanese
5.Memory構造の観点からMarchが直感的に見える理由 5.1 Access方式 SRAM 1バンクを思い浮かべてみると: figure class="kg-card kg-image-card"> * Address busで特定のrow(wordline)を選択 * そのrowに連結されたbitlineを通じてcellの値を読み書きする * 一度に"一つのaddress"だけ確実にcontrol可能 * * だからtestの基本単位は自然にこのようになります。 * * この流れ自体がMarch elementの定義とほぼ1:1で重なります。 * 例えば、あるアドレスで: * Decoder faultにより二つの rowが同時に点灯するとします。 * このアドレスにw1をすると、意図したcellだけでなく、隣のrowのcellも一緒に1になることがあります。 * 今度は別のアドレスで: * その隣のcellをr0と期待したのに1が読み込まれます。 * March C-のようにup/
spanish
5. Por qué marzo parece intuitivo desde el punto de vista de la estructura de la memoria 5.1 Cómo acceder SRAM Consideremos un banco: * Selecciona una fila específica (wordline) con el bus de direcciones * Lee o escribe el valor de una celda a través del bitline conectado a esa
portuguese
Antigamente, "quantos nanos de processo, quantos núcleos" pareciam descrever a maior parte do desempenho dos semicondutores. Atualmente, palavras como chiplet, 2,5D, 3D IC e UCIe são as primeiras palavras que vêm à mente. Não é só porque são palavras da moda. Não é só porque são palavras