Chase Na - Semiconductor Design Engineer

Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.

South Korea
Chase Na - Semiconductor Design Engineer
CMP란? 슬러리와 패드로 원자급 평탄도를 만드는 반도체 backbone 공정

pillar

CMP란? 슬러리와 패드로 원자급 평탄도를 만드는 반도체 backbone 공정

CMP는 1980년대부터 모든 반도체 공정의 뒤에서 wafer를 평탄화해온 backbone 공정이다. 그런데 하이브리드 본딩이 본딩면 sub-nm 평탄도를 요구하고, 3D NAND가 400층을 향해 가고, GAA·BSPDN이 새로운 CMP step을 만들어내면서 CMP는 다시 가장 어려운 step으로 떠올랐다. 슬러리·패드·장비·공정 노하우가 결합된 시스템 문제로서 CMP를 분석합니다.

By Chase Na - Semiconductor Design Engineer
반도체 설계 신입 교육 커리큘럼 — 대기업에서 실제로 가르치는 것들

korean

반도체 설계 신입 교육 커리큘럼 — 대기업에서 실제로 가르치는 것들

반도체 설계 회사에 신입으로 입사하면 첫 3개월은 거의 교육이다. OJT(On-the-Job Training)는 직속 상사나 선배가 실무 현장에서 신입사원에게 실제 업무를 통해 지식과 기술을 전수하는 직장 내 교육훈련이다. 문제는 1의 경우인데, 신입들한테 시킬만한 일이...

By Chase Na - Semiconductor Design Engineer
EMIB란? 실리콘 브리지를 substrate에 매립해 CoWoS 대체를 노리는 Intel의 2.5D 패키징

korean

EMIB란? 실리콘 브리지를 substrate에 매립해 CoWoS 대체를 노리는 Intel의 2.5D 패키징

Intel Foundry 부활 시나리오와 SK hynix의 EMIB 테스트 보도가 겹치며, 그동안 TSMC CoWoS-S에 사실상 의존해 온 AI 가속기·HBM 패키징 생태계가 두 번째 옵션을 진지하게 검토하기 시작했다. EMIB는 풀 실리콘 인터포저 대신 작은 실리콘 브리지를 substrate 내부에 매립하는 방식으로, 비용·면적·확장성에서 다른 trade-off 곡선을 그린다.

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.