korean
1. 서론: Interconnect-Dominant Era의 도래 현대 반도체 공학의 발전사는 끊임없는 소자 Scaling와 집적도 향상의 역사로 정의될 수 있다. Moore's Law이 예측한 바와 같이, 트랜지스터의 집적도는 약 18개월에서 24개월마다 두 배로 증가해 왔으며, 이는 정보 처리 능력의 비약적인 향상을 이끌어냈다. 그러나 이러한 Geometric Scaling는 회로 설계자들에게 새로운 형태의 도전을
korean
1.Tapeout 패러다임의 전환과 물리적 검증의 진화 반도체 집적회로 설계는 지난 수십 년간 끊임없는 복잡성과의 투쟁을 이어왔습니다. 수십 개의 트랜지스터로 시작된 초기의 집적회로는 이제 7nm, 5nm, 3nm 및 그 이하의 Angstrom 단위 공정으로 진입하며, 단일 다이(Die) 위에 수백억 개의 트랜지스터를 집적하는 거대한 시스템으로 진화했습니다. RTL-to-GDS 흐름의 최종 관문인 Tapeout
korean
현대 반도체 산업은 Moore's Law가 예측한 트랜지스터 집적도의 한계를 끊임없이 돌파하며 나아가고 있습니다. 수십억 개의 트랜지스터가 손톱만한 실리콘 Die 위에 집적되는 VLSI 시대입니다. RTL 코드를 실제 제조 가능한 물리적 레이아웃인 GDS 파일로 변환하는 Physical Design, 통칭 P&R(Place and Route) 과정은 단순한 RTL code를 넣어서 GDS
korean
RTL이 Tape-out 될 때까지 정말 많은 EDA Tool을 거칩니다. 이 과정에 Bug가 한 번도 없을까요? Tool이 버그로 Inverter 하나를 더 추가했다면 어떻게 될까요? Formal Verification, 그중에서도 Logic Equivalence Checking, LEC은 현대 ASIC 설계 흐름에서 꼭 필요한 방법론입니다. LEC는 시뮬레이션과 달리 테스트 벡터를 사용하지 않는다. 대신, 두 가지 Design Representation이 수학적으로,
korean
반도체 품질 보증과 DFT의 진화 현대 반도체 산업, 특히 System on Chip 설계 분야에서 Design for Testability, 이하 DFT는 제조 후 검증을 위한 설계를 넘어, 전체 제품의 생명 주기와 경제성을 결정짓는 핵심 공학 분야로 자리 잡았습니다. 무어의 법칙에 따른 트랜지스터 집적도의 기하급수적 증가는 필연적으로 Manufacturing Defects의 발생 확률을 높였으며, 7nm,
korean
현대 반도체 설계, 특히 ASIC(Application Specific Integrated Circuit) 설계 흐름에서 Logic Synthesis는 추상적인 인간의 논리(RTL 혹은 HDL)를 물리적인 실리콘의 현실(Gate-level Netlist)로 구체화하는 가장 결정적인 변환 과정입니다. 요약하면, Logic Synthesis는 RTL을 입력 받고, Gate Level Netlist를 출력하는 것. * RTL에는 Physical은 고려되지 않고 논리 구조만 들어있는 설계도입니다.
korean
1. 서론: 설계의 의도를 수학적, 논리적으로 증명하는 엔지니어링 반도체 설계의 거대한 흐름, 즉 RTL to GDSII Flow의 관점에서 볼 때, 우리는 지난 단계에서 Verilog Coding Style과 Linting을 통해 코드의 구조적 건전성과 문법적 오류를 바로잡는 과정을 거쳤습니다. 이제 우리는 설계의 심장이자 가장 많은 시간과 자원이 투입되는 단계인 Design Verification의 영역으로 진입합니다.
korean
TL;DR: * RTL Lint는 RTL 단계에서 Structural error, Coding style violation, Synthesis v.s. Simulation mismatch를 Vectorless로 Static verifcation한다. * Latch, X-prop, CDC 전 단계 이슈, Reuse 규칙 위반 등을 거르는 것이 목표다. * Tape-out 이후의 치명적 버그 비용을 RTL 단계에서 최소화하는 것이 핵심 목적이다. * 업계에서는 Synopsys VC SpyGlass Lint 같은 툴로
korean
첨단 공정에서는 공정 명칭(예: 7nm, 5nm, 3nm)이 실제 물리적 치수와 일치하지 않는다. 오히려 칩 제조사는 마케팅 목적으로 세대를 구분하며, 이를 통해 소비자에게 성능 향상을 부각시켜 왔다. 실제로 최근 공정 노드 이름은 회로의 어떠한 특정 치수를 가리키지 않으며, 2010년대 후반에 이르러서는 단순한 세대 구분용 명칭이 되었다. 즉, “3nm 공정”
korean
1부: Implementation의 시작 (Front-end Bridge) 서문: RTL 코드가 실리콘이 되기까지, 그 첫 번째 관문 현대 반도체 설계, 특히 수십억 개의 트랜지스터가 집적되는 SoC(System on Chip) 설계 과정에서 'RTL 코딩'은 거대한 여정의 시작점에 불과합니다. 학부나 석사 과정에서 Verilog HDL을 처음 접할 때 가장 흔히 범하는 오해는 "
korean
실리콘 제국의 새로운 질서와 엔지니어의 가치 2025년 현재, 글로벌 경제와 기술 패권의 중심에는 반도체가 있습니다. 과거 '산업의 쌀'이라 불리던 반도체는 이제 '산업의 두뇌'이자 국가 안보의 핵심 자산으로 격상되었습니다. AI 혁명은 데이터센터의 아키텍처를 근본적으로 변화시켰고, 자율주행과 엣지 컴퓨팅의 확산은 실리콘 칩 설계의 난이도와 중요성을 전례
korean
반도체 업계에서는 설계 엔지니어들이 EDA를 많이 사용합니다. 설계 회사에서 EDA로 경력 이직을 하거나, EDA 회사에서 설계 회사로 경력 이직을 하는 경우가 많습니다. 특히 EDA 회사의 대부분 Application Engineer들은 설계 회사에서 EDA 경력 이직을 한 사람들이 많습니다. EDA R&D Engineer들은 대부분 대학원 시절부터 VLSI CAD를 연구한 사람들이 많습니다. 특히