korean
반도체 조직 설계와 인사 관리
1. Intro: "반도체는 기술 + 노동 집약 산업이다." 반도체 업계의 모든 시선은 극자외선(EUV) 노광 장비의 수율, AI enabled Design, 전자설계자동화(EDA) 툴의 알고리즘 고도화에 쏠려 있습니다. 그러나 공학적 관점에서 가장 정밀한 회로를 그려내는...
ARCHIVE / PAGE 23
Back to briefing
Latest semiconductor intelligence.
korean
반도체 경제학: 관리 회계, 수율에 따른 제품 포트폴리오
반도체 산업은 인류 기술 문명의 정점이자, 동시에 가장 가혹한 자본의 시험대이기도 하다. 트랜지스터 하나를 더 집적하기 위해 투입되는 물리적 노력은 이제 조 단위의 자본 지출(CAPEX)과 연결되며, 공학적 성공은 반드시 경제적 타당성이라는 문턱을 넘어야만 가치를 인정받는다....
korean
RTL2GDS: Static Timing Analysis, Engineering Chage Order. STA & ECO
1. 서론: 디지털 집적회로 설계의 시간적 무결성 현대 반도체 설계, 특히 수십억 개의 트랜지스터가 집적되는 ASIC(Application Specific Integrated Circuit) 설계 흐름에서 RTL(Register Transfer Level) 코드가 실제...
korean
RTL2GDS: Parasitic Extraction, PEX
1. 서론: Interconnect-Dominant Era의 도래 현대 반도체 공학의 발전사는 끊임없는 소자 Scaling와 집적도 향상의 역사로 정의될 수 있다. Moore's Law이 예측한 바와 같이, 트랜지스터의 집적도는 약 18개월에서 24개월마다 두 배로 증가해...
korean
RTL2GDS: Physical Verification, PV, ERC, LVS, DRC 반도체 물리적 검증
1.Tapeout 패러다임의 전환과 물리적 검증의 진화 반도체 집적회로 설계는 지난 수십 년간 끊임없는 복잡성과의 투쟁을 이어왔습니다. 수십 개의 트랜지스터로 시작된 초기의 집적회로는 이제 7nm, 5nm, 3nm 및 그 이하의 Angstrom 단위 공정으로 진입하며, 단일...
korean
RTL2GDS: Place and Route, P&R 반도체 물리적 설계
현대 반도체 산업은 Moore's Law가 예측한 트랜지스터 집적도의 한계를 끊임없이 돌파하며 나아가고 있습니다. 수십억 개의 트랜지스터가 손톱만한 실리콘 Die 위에 집적되는 VLSI 시대입니다. RTL 코드를 실제 제조 가능한 물리적 레이아웃인 GDS 파일로 변환하는 ...
korean
RTL2GDS: Logical Equivalance Check, LEC
RTL이 Tape-out 될 때까지 정말 많은 EDA Tool을 거칩니다. 이 과정에 Bug가 한 번도 없을까요? Tool이 버그로 Inverter 하나를 더 추가했다면 어떻게 될까요? Formal Verification , 그중에서도 Logic Equivalence...
korean
RTL2GDS: DFT. SCAN, BIST, ATPG 테스트를 위한 설계 방법론
반도체 품질 보증과 DFT의 진화 현대 반도체 산업, 특히 System on Chip 설계 분야에서 Design for Testability, 이하 DFT는 제조 후 검증을 위한 설계를 넘어, 전체 제품의 생명 주기와 경제성 을 결정짓는 핵심 공학 분야로 자리 잡았습니다....
korean
RTL to GDSII: Logic Synthesis (합성) - Constraints(SDC) 기반의 Gate-level 변환 원리
현대 반도체 설계, 특히 ASIC(Application Specific Integrated Circuit) 설계 흐름에서 Logic Synthesis는 추상적인 인간의 논리(RTL 혹은 HDL)를 물리적인 실리콘의 현실(Gate-level Netlist)로 구체화하는 가장...
korean
RTL to GDS: Design Verification
1. 서론: 설계의 의도를 수학적, 논리적으로 증명하는 엔지니어링 반도체 설계의 거대한 흐름, 즉 RTL to GDSII Flow의 관점에서 볼 때, 우리는 지난 단계에서 Verilog Coding Style과 Linting을 통해 코드의 구조적 건전성과 문법적 오류를 바로잡는...
korean
RTL to GDS: 2. RTL Lint
TL;DR: SpyGlass Lint Methodology: Static Verification의 표준 업계 표준 RTL Lint 툴인 Synopsys VC SpyGlass Lint는 정의된 Rule을 기반으로 RTL 코드를 검사합니다. 단순한 구문 검사를 넘어,...
korean
PDK로 실제 공정 미세 수준 파악하는 방법
첨단 공정에서는 공정 명칭(예: 7nm, 5nm, 3nm) 이 실제 물리적 치수와 일치하지 않는다. 오히려 칩 제조사는 마케팅 목적으로 세대를 구분하며, 이를 통해 소비자에게 성능 향상을 부각시켜 왔다. 실제로 최근 공정 노드 이름은 회로의 어떠한 특정 치수 를 가리키지...