chinese

RTL到GDSII:逻辑综合(合成)——基于约束(SDC)的门级转换原理

chinese

RTL到GDSII:逻辑综合(合成)——基于约束(SDC)的门级转换原理

在现代半导体设计领域,特别是ASIC(专用集成电路)设计流程中,逻辑综合是将抽象的人类逻辑(RTL或HDL)具体化为物理硅片现实(门级网表)的关键转换过程。 简而言之, 逻辑综合就是将RTL作为输入,生成门级网表作为输出。 在从RTL到GDSII的完整流程中,综合环节占据绝对主导地位。...

By Chase Na - Semiconductor Design Engineer
RTL到GDS:1. RTL设计,Verilog编码风格

chinese

RTL到GDS:1. RTL设计,Verilog编码风格

第一部:实施的起点(前端桥接) 前言:RTL代码化为硅片前的第一道关卡 在现代半导体设计领域,尤其是集成数十亿个晶体管的SoC(系统级芯片)设计过程中,"RTL编码"仅仅是漫长征程的起点。本科或硕士阶段初次接触Verilog HDL时,最常见的误解莫过于认为"只要测试台模拟中波形符合预期,设计就完成了"。...

By Chase Na - Semiconductor Design Engineer
半导体设计工程师年薪排名

chinese

半导体设计工程师年薪排名

硅谷帝国的新秩序与工程师的价值 截至2025年, 全球经济与技术霸权的核心是半导体。曾经被称为"工业之米"的半导体,如今已升级为"工业之脑",更是国家安全的核心资产。 人工智能革命从根本上改变了数据中心的架构,而自动驾驶与边缘计算的普及,将硅芯片设计的难度与重要性提升至前所未有的高度。...

By Chase Na - Semiconductor Design Engineer
Semidonductor Interconnect란?Chiplet, 3D IC, UCIe

chinese

Semidonductor Interconnect란?Chiplet, 3D IC, UCIe

过去,"多少纳米制程、多少内核 "似乎可以描述半导体的大部分性能。 如今,人们首先想到的是芯片、2.5D、3D IC 和 UCIe 等字眼。 这不仅仅是因为它们是热门词汇,而是因为芯片与芯片之间的互连现在正在推动整个芯片的性能、功耗和成本,而不仅仅是芯片内部。 一家初创公司击败了 Nvidia,但......

By Chase Na - Semiconductor Design Engineer
分析 EDA 工具的定价结构。Synopsys、Cadence、SIEMENS EDA

chinese

分析 EDA 工具的定价结构。Synopsys、Cadence、SIEMENS EDA

执行摘要 高价格的结构性原因 Duopoly 독점이면,你可以收取更多费用,对吗? 这是一个 一锤子买卖 的观点,而 EDA 行业是一个 重复博弈 + 鲸鱼 的市场,所以事情没那么简单。 即使你拥有垄断地位,你也不会拥有 无限的定价权 。 EDA供应商的最佳解决方案通常不是 "涨价N倍...

By Chase Na - Semiconductor Design Engineer
电子设计自动化 (EDA) 半导体行业展望

chinese

电子设计自动化 (EDA) 半导体行业展望

电子设计自动化(EDA) 和半导体知识产权行业因其在人工智能时代的高增长和战略重要性而备受认可。 大型科技公司表现良好,但某些半导体公司仍面临挑战。 这些公司曾经是世界上最好的公司,现在却在苦苦挣扎。 这些公司目前正在减少运营活动和融资活动,这意味着他们不再招聘,正在减少员工,减少投资。...

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
MY VLSI

내 읽기 보관함

저장한 글과 읽던 글을 한곳에서 이어보세요.