pillar
SAQP(자기정렬 4중 패터닝) 완전 해부: 20nm 피치 구현의 현실과 한계
High-NA EUV가 도입되어도 Metal/Via 레이어에서는 SAQP가 여전히 핵심 패터닝 기술로 남습니다. 피치 18~28nm 구간을 책임지는 이 공정의 원리, 난제, 그리고 TSMC·삼성·인텔의 현주소를 공정·설계·EDA 엔지니어 모두를 위해 낱낱이 해부합니다.
korean
pillar
Nanoimprint Lithography란? Canon·Kioxia가 EUV 비용 곡선 밖에서 찾은 패터닝의 다른 길
양산 출하를 시작한 Canon FPA-1200NZ2C와 Kioxia 3D NAND 적용 발표. EUV 비용 곡선 밖에서 single exposure 14nm half-pitch를 달성하는 nanoimprint lithography의 동작 원리부터 defect·throughput·template·overlay라는 네 가지 양산 장벽, 그리고 한국 메모리 업체에 미치는 의미까지 정리한다.
korean
Daily Silicon: Samsung 'IDM 카드' vs Trump 200% 칩 관세
TL;DR — Samsung Electronics chairman Lee Jae-yong이 5월 21일 18일 파업 종결 직후 곧장 신주의 MediaTek 본사를 비공개 방문, CEO Rick Tsai와 회담. Samsung memory 우선공급권을 차세대 Dimensity AP의...
korean
Daily Silicon: AI가 깬 40년 WSTS 기록과 HBM 병목의 spill
TL;DR — Global semiconductor market 1Q26 sales 299 billion, 4th quarter 2025 대비 25% QoQ 성장 — WSTS 40년 통계 사상 최대치. YoY +79%로 신기록. 출처: 2. Bloomberg: 투자자, TSMC...
pillar
LPDDR6란? 14.4Gbps·24-bit sub-channel로 on-device AI 시대를 받치는 모바일 메모리의 다음 세대
on-device LLM 추론이 표준이 되면서 NPU 활용률을 좌우하는 것은 결국 메모리 대역폭이다. LPDDR6는 24-bit sub-channel과 핀당 14.4Gbps로 LPDDR5X의 한계를 다음 단계로 밀어내는 JEDEC 표준이다. Samsung·SK Hynix·Micron이 모두 양산을 준비 중이고, LPCAMM2를 통해 PC 시장까지 확대된다. 표준 구조, 양산 난이도, Korea 시각, 향후 12개월 milestone을 정리한다.
korean
Daily Silicon: 패키지·메모리·정책이 동시에 재배열된 한 주
TL;DR — AMD가 3년간 $10 billion 이상을 Taiwan semiconductor ecosystem에 투자하기로 발표. ASE·SPIL·Powertech 등 OSAT, Unimicron·Nan Ya PCB 등 기판 파트너와 차세대 bridge packaging EFB...
pillar
MRDIMM이란? DDR5의 대역폭 한계를 다중 rank mux로 넘는 AI 서버 메모리의 backbone
CPU 코어 수는 빠르게 늘지만 DDR5 채널당 대역폭은 그보다 느리게 성장한다. MRDIMM은 RCD와 데이터 버퍼(DB)에 mux 회로를 더해 두 rank를 host 입장에서 하나의 더 빠른 sub-channel로 묶는 JEDEC 표준이다. Intel Granite Rapids가 첫 적극 채택 플랫폼이고, 한국 메모리 3사 모두 양산 라인업에 올리고 있다. 이 글은 MRDIMM의 동작 원리, DB IC의 mux 회로 난점, latency·열·가격의 trade-off, 그리고 한국 메모리 산업이 mix 측면에서 얻는 것이 무엇인지
korean
Daily Silicon: 엔비디아 호실적 후폭풍, ASIC·소재 지형을 흔들다
TL;DR — CNBC 보도. Anthropic이 Microsoft Maia AI chip 도입을 협상 중이나 아직 deal 체결 전. Maia 200은 Microsoft가 1월에 announced 한 second-generation AI chip으로, OpenAI GPT-5.2...
pillar
TSV란? HBM과 3D 적층의 정맥, hybrid bonding 시대에도 사라지지 않는 backbone
HBM의 정중앙을 수직으로 관통하는 수천 개의 구리 기둥, TSV는 12단·16단 적층이 표준이 된 지금 HBM이라는 부품이 존재할 수 있는 물리적 조건입니다. hybrid bonding이 TSV를 대체한다는 표현이 자주 등장하지만, 두 기술은 같은 stack 위에서 공존합니다. 이 글은 TSV의 공정 원리, KOZ·yield 트레이드오프, 그리고 한국 메모리 산업의 구조적 우위를 분석합니다.
korean
Daily Silicon: 엔비디아 816억·Q2 가이드 910억 — parabolic
TL;DR — 엔비디아가 5월 20일 발표한 Q1 FY27 매출은 816억 달러로 전년 동기 대비 85% 급증, 조정 EPS 1.87달러(예상 1.76달러). 2분기 매출 가이드 910억 달러 ±2%로 컨센 868억4000만 달러를 상회. GAAP 매출총이익률 74.9%, 비GAA...
pillar
Metal Oxide Resist란? High-NA EUV의 stochastic defect를 깨는 차세대 photoresist의 backbone
High-NA EUV 시대의 첫 병목은 장비가 아니라 photoresist다. Stochastic defect를 풀기 위해 도입되는 Metal Oxide Resist(MOR) — Inpria의 organotin cluster를 중심으로 한 차세대 EUV 레지스트의 동작 원리, RLS triangle, 양산 트레이드오프, 그리고 한국 소부장의 진입 가능성을 정리한다.
korean
Daily Silicon: 엔비디아 D-day, 메모리 PT 트리플 상향
TL;DR — 엔비디아가 5월 20일 미장 마감 후 NVIDIA Q1 FY27 실적을 발표한다. 컨센서스 매출 ~$78 billion (whisper $79~80B), 비-GAAP EPS $1.77, data center 매출 ~$73 billion. 옵션 시장은 8-10 perc...