VLSI Korea
Engineering
Routing 뒤 timing이 나빠졌다면: RC 계산으로 고를 physical fix와 재합성
빨간 heatmap만으로 재합성을 결정하지 않는다. 공개 문서, source screenshot과 가정 기반 RC 계산으로 routed timing 손실의 원인을 분리한다.
pillar
VLSI Korea 필러 아티클 — 반도체 핵심 주제를 총정리한 기준 문서 모음. 관련 딥다이브와 데이터로 계속 업데이트되는 허브 페이지입니다.
Engineering
LEO Memory Reliability: Budgeting ECC, Scrubbing and Checkpoint Recovery
A source-backed engineering reference connecting scrub deadlines, protection maps and checkpoint validity through explicit, reproducible assumptions.
Engineering
LEO 메모리 신뢰성: ECC·scrubbing·checkpoint를 함께 설계하는 법
ECC만으로 끝나지 않는 LEO 메모리 복구 설계. 가정 기반 계산과 원출처 도판으로 scrub deadline, 보호 map, checkpoint validity를 연결한다.
Engineering
What a Logic Synthesis Compile Actually Changes: 5 Circuit States Traced with Yosys and ABC
A reproducible pass-by-pass trace of five logic-synthesis states, with exact Yosys/ABC artifacts, mapping boundaries, equivalence scope and a Physical Design handoff contract.
Engineering
Logic Synthesis compile은 실제로 무엇을 바꾸나: Yosys/ABC로 추적한 5개의 회로 상태
Logic Synthesis compile을 다섯 개의 관찰 가능한 회로 상태로 분해하고, 실제 Yosys/ABC 로그와 Nangate45 mapping 결과로 첫 번째 깨진 contract를 찾는 방법을 정리합니다.
Engineering
Asahi Linux M3 지원: 설치는 열렸다, GPU와 잠자기는 아직이다
M3 맥 설치 지원과 실제 업무 준비는 다르다. GPU·DCP·영상 디코더, 공유 버퍼, 16K 페이지를 나누어 읽고 도입 전에 무엇을 검증해야 하는지 설명한다.
Engineering
Asahi Linux on M3: installation is open, GPU and sleep are not ready
M3 installation support is not complete workflow support. Separate GPU, DCP, video decoding, shared buffers and 16K pages before deciding what to deploy.
Engineering
Microsoft Project Zenith, 설치는 줄여도 메모리 계산은 남는다
Microsoft Project Zenith의 개발 환경과 로컬 AI 조건을 구분한다. 30B 모델의 가중치 계산, 메모리 대역폭, WSL 경계와 팀이 구매 전에 검증할 항목을 도식과 표로 설명한다.
Engineering
Microsoft Project Zenith reduces setup. The memory arithmetic remains.
Project Zenith separates into two tests: reproducible setup and local AI execution. Weight-storage calculations, bandwidth limits, WSL and agent permissions explain what to check before buying.
Engineering
GALLERIA RTX 5050 노트북, 20만 엔 아래 가격표에 배송비를 더하면
GALLERIA NPC5L-R55-G5의 일본 가격은 19만9,980엔. 배송비를 더한 계산과 16GB 메모리 구성, 100W PD·230W 어댑터의 차이를 짚는다.
Engineering
GALLERIA RTX 5050 laptop: Below JPY 200,000, until shipping
The NPC5L-R55-G5 lists at JPY 199,980 in Japan. Add delivery, then examine its memory configuration, storage and 100W PD versus the supplied 230W adapter.
Engineering
PoCL 7.2, RISC-V에서 OpenCL을 쓸 때 달라지는 것
PoCL 7.2가 RISC-V·x86 CPU의 OpenCL 적합성 결과와 새 LLVM 지원을 담았다. 인증의 범위, LLVM 21의 CUDA 예외, 도입 비용을 구분한다.