chinese
让我们深入了解 FPGA 和 ASIC 的内部工作原理，探讨这两种技术的优缺点和业务影响： 1. 在我们的日常生活中，包括智能手机、计算机和汽车电子产品在内，存在着数不清的半导体芯片，但很少有人真正了解它们背后的原理。 2. 电子工程专业的学生和嵌入式开发人员经常使用FPGA板，但很少有人能详细了解 FPGA 的内部工作原理。 我们将从半导体芯片设计中的抽象层开始，然后讨论 FPGA 和 ASIC 在结构上的差异，从技术、成本和数量的角度比较 FPGA 和 ASIC，以及一些有趣的问题，如 "GPU 或 CPU 是 ASIC 吗？ 数字芯片设计中的抽象层 一个复杂的数字芯片设计由多个抽象层组成：最高层定义了整个系统的行为，最低层一直到原子材料现象。下面是一个逐步分解的过程： * 系统级： * 定义产品或系统级所需的功能和行为。 * 例如，设计智能手机的通信调制解调器、摄像头处理、人工智能计算等的整体组件和接口。 * 模块级： * 设计构成系统的主要模块。
russian
Давайте глубоко погрузимся во внутреннюю работу ПЛИС и ASIC, изучим плюсы, минусы и бизнес-последствия обеих технологий: 1. В нашей повседневной жизни бесчисленное множество полупроводниковых микросхем, включая смартфоны, компьютеры и автомобильную электронику, но мало кто из нас знает принципы, лежащие в их основе. 2. Студенты факультетов электронной инженерии и разработчики встраиваемых
English
Let's take a deep dive into the inner workings of FPGAs and ASICs and explore the pros, cons, and business implications of both technologies. 1. There are tons of semiconductor chips in our everyday lives, including smartphones, computers, and automotive electronics, but few of us really know the
korean
FPGA와 ASIC의 내부 구조를 깊이 있게 파헤쳐보고 두 기술의 장단점 및 비즈니스적 의미까지 살펴보겠습니다. 1. 우리 일상에는 스마트폰, 컴퓨터, 자동차 전자제어장치 등 수없이 많은 반도체 칩이 사용되고 있지만, 정작 그 속에 어떤 원리가 숨어있는지 아는 사람은 드뭅니다. 2. 전자공학을 전공한 학생이나 임베디드 개발자라도 FPGA 보드를 다뤄본 경험은 많지만, FPGA 내부
chinese
设置时间和保持时间是数字电路中两个最重要的时序约束： * 设置时间是数据必须在时钟边沿之前可靠到达的时间， * 保持时间是数据必须在时钟边沿之后保持的时间。 如果这两个条件不能同时满足，电路可能会进入不稳定状态并发生故障。 개요:通过飞机到达类比理解设置和保持 考虑一下机场的乘客登机系统。飞机准时起飞（时钟边缘）。乘客登机前需要满足两个条件： 1. 设置时间条件：乘客必须在飞机起飞前 30 分钟（设置时间）到达站台。如果您在飞机起飞前 30 分钟到达，而登机口已经关闭，那么很不幸，您就来不及登机了。 这是违反设置规定的行为。 2. 停留时间条件：乘客不得在飞机降落后 5 分钟（停留时间）内突然离开飞机。 在 VLSI 设计中也适用完全相同的原则。为了在时钟沿准确捕获触发器的输入数据，必须同时满足这两个时间窗口。 Setup Time:基本概念 设置时间的定义 设置时间 (tsu) 是指触发器的输入数据在时钟沿之前必须保持稳定的最短时间。 例如，考虑一个设置时间为 1.2ns 的触发器。如果时钟上升沿正好发生在
russian
Время установки и время удержания - два наиболее важных временных ограничения в цифровых схемах: * Время установки - это время, в течение которого данные должны надежно поступать до фронта тактовой частоты, а * Время удержания - это время, в течение которого данные должны удерживаться после фронта тактовой частоты. Если эти два условия
English
Setup Time and Hold Time are two of the most important timing constraints in digital circuits: * Setup Time is the time that data must reliably arrive before the clock edge, and * Hold Time is the time that data must be held after the clock edge. If these two conditions are
korean
Setup Time과 Hold Time은 디지털 회로의 타이밍 제약 중 가장 중요한 두 가지입니다. * Setup Time은 데이터가 클록 엣지 이전에 데이터가 안정적으로 도착해야 하는 시간이고 * Hold Time은 클록 엣지 이후에 데이터가 유지되어야 하는 시간입니다. 이 두 조건을 동시에 만족하지 못하면 metastable state에 빠져 회로가 오작동할 수 있습니다. 개요: 비행기 도착 비유로
korean
Clock Tree Synthesis (CTS) is a key step in physical design to evenly distribute the clock signal from the clock source to all flip-flops (FFs) on the chip. The goal is to minimize Clock Skew and control Insertion Delay to maximize timing margins. Why is CTS necessary? Large chips have
korean
CTS(Clock Tree Synthesis)는 클록 소스에서 칩의 모든 플립플롭(FF)까지 클록 신호를 균등하게 분배하는 물리설계 핵심 단계입니다. 목표는 Clock Skew(클록 도착 시간 차이)를 최소화하고 Insertion Delay(신호 전파 지연)를 제어하여 타이밍 마진을 극대화하는 것입니다. CTS는 왜 필요한가? 대규모 칩에는 수억 개의 플립플롭이 있고, 모두 물리적으로
![[VLSI CAD] MiniSAT？](https://images.unsplash.com/photo-1509228468518-180dd4864904?crop=entropy&cs=tinysrgb&fit=max&fm=jpg&ixid=M3wxMTc3M3wwfDF8c2VhcmNofDN8fG1hdGh8ZW58MHx8fHwxNzcyOTUwMDY2fDA&ixlib=rb-4.1.0&q=80&w=600)
chinese
满意度 (SAT) 问题可概括为以下问题： 变量能否设置为真/假，从而使给定的布尔公式为真？ 例如，给定公式 f(x,y,z)=(x || y) & (!x || z)， * 找出如何为 x、y 和 z 赋值为 True/False，从而使整个公式为 True，这就是一个 SAT 问题。 这看起来很简单，但是当变量的数量达到数千或数万时， * 而约束条件达到数十万时， * 就变得完全探索不可能了。 迷你卫星页面by Niklas Eén, Niklas Sörensson 2.MiniSat 是一种什么样的 SAT 求解器 MiniSat 是一种基于 CDCL 的高性能 SAT 求解器。
russian
Задача удовлетворимости (SAT) вкратце сводится к следующему вопросу: Можно ли установить переменные в True / False так, чтобы заданная булева формула была истинной? Например, если дана формула f(x,y,z)=(x || y) & (!x || z), * Поиск того, как задать True/False для x, y и z так, чтобы вся формула