korean
Weekly Take: HBM보다 무서운 건 DRAM 20%와 패키징 LTA다
Micron, Samsung, SK hynix, TSMC, ASE 뉴스가 같은 방향을 가리켰다. AI 반도체 병목은 GPU 다이에서 HBM, DRAM, CoWoS, MLCC, T-glass, EUV mask로 번졌고, 이제 문제는 공급 부족보다 계약 구조다.
Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.
korean
Micron, Samsung, SK hynix, TSMC, ASE 뉴스가 같은 방향을 가리켰다. AI 반도체 병목은 GPU 다이에서 HBM, DRAM, CoWoS, MLCC, T-glass, EUV mask로 번졌고, 이제 문제는 공급 부족보다 계약 구조다.
pillar
HBM4는 2048-bit I/O와 최대 2 TB/s 대역폭을 표준화했다. 문제는 DRAM 다이를 더 많이 쌓는 능력이 아니라, 미세 범프를 열과 압력으로 반복 접합하면서 수율과 처리량을 동시에 지키는 TCB 공정이다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 반도체 뉴스의 축은 삼성전자입니다. Anthropic의 커스텀 AI칩 후보로 삼성 2nm와 첨단 패키징이 거론됐고, 같은 날 삼성 DRAM 3분기 ASP 인상 폭은 최대 20%로 보도됐습니다. AI 반도체 병목은 GPU 한 장의 성능보다 파운드리, 메모리, 기판 소재, NAND 전력효율로 이동하고 있습니다. 가격을 올릴
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 리드는 실적 발표가 아니라 메모리 계약 구조와 수율입니다. 삼성 HBM4E는 70% 이상 신뢰성 수율을 보였고, SK hynix는 Cheongju에 KRW 100T 투자를 제시했습니다. 마이크론 이후 DRAM 가격 사이클은 단순 spot 반등이 아니라 장기 계약의 가격 상한 문제로 옮겨가고 있습니다. TSMC 2nm와 Samsung 2nm
pillar
1.6T Ethernet은 포트 속도 표기가 아니라 200G/lane 전기 채널, FEC, 광모듈, 스위치 ASIC 전력의 동시 제약이다. 한국 팹리스와 패키징 생태계가 봐야 할 병목은 PHY 검증이다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 반도체 뉴스의 중심은 메모리 가격 그 자체보다 가격이 번지는 위치다. DDR4 1Gx8 3200MT/s spot은 US$36.00까지 올랐고, NAND 512Gb TLC wafer는 US$19.862로 내려갔다. 같은 AI 수요 안에서도 DRAM, NAND, MLCC, OSAT가 다른 방향으로 움직인다. P0 공식 실적은 최근
pillar
칩렛 패키지의 수율은 좋은 다이를 쌓는 문제가 아니라, 나쁜 다이를 언제 어디서 잡아내는지의 문제다. IEEE 1838은 3D 스택 테스트 접근성을 표준화한 DFT 인프라다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 리드는 실적이 아니라 CAPEX다. SEMI는 2026년 300mm 메모리 장비 투자가 처음으로 520억 달러를 넘고, 2027년에는 570억 달러까지 간다고 봤다. 같은 날 Samsung과 SK hynix의 800조원 투자, Samsung 1.4nm 재시동, AI ASIC 확산 뉴스가 한 방향을 가리킨다. 병목은 GPU 한 종목이 아니라
pillar
SOCAMM2의 핵심은 HBM 대체가 아니라 CPU 옆 메모리 전력과 면적을 줄이는 것이다. 병목은 DRAM 셀보다 커넥터, 냉각, 검증, OEM 채택 속도에 있다.
korean
현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘의 축은 메모리 공급과 선단 파운드리 병목입니다. 한국은 삼성전자와 SK하이닉스를 묶어 800조원 규모의 메모리 투자 프레임을 제시했고, TSMC는 3nm, 5nm 가동률과 CoWoS 증설로 2분기 마진 70% 근접 전망이 나왔습니다. DRAM 가격은 AI용 HBM 전환의 부산물이 아니라 서버, PC, 레거시 제품까지 번지는 공급 재배치
pillar
PCIe 7.0은 x16에서 양방향 512 GB/s를 목표로 하지만, 실제 병목은 프로토콜보다 32 GHz Nyquist 채널, 리타이머 지연, 보드 손실, 검증 커버리지에 있다.
VLSI Korea 캘린더
한국 반도체 설계 직군이 챙겨야 할 이번 주 + 향후 90일의 채용·행사·교육 일정. 삼성/하이닉스/팹리스/디자인하우스 채용 시즌 + SNUG/CadenceLIVE/Samsung Foundry Forum/ARM Tech Symposia 등.