Chase Na - Semiconductor Design Engineer

Founder of VLSI Korea. Staff Engineer at Synopsys — STA and physical-design methodology for advanced-node tape-outs. EE BS·MS · MBA. Writes from Seoul.

South Korea
Chase Na - Semiconductor Design Engineer
RTL to GDS: 2. RTL Lint

korean

RTL to GDS: 2. RTL Lint

TL;DR: * RTL Lint는 RTL 단계에서 Structural error, Coding style violation, Synthesis v.s. Simulation mismatch를 Vectorless로 Static verifcation한다. * Latch, X-prop, CDC 전 단계 이슈, Reuse 규칙 위반 등을 거르는 것이 목표다. * Tape-out 이후의 치명적 버그 비용을 RTL 단계에서 최소화하는 것이 핵심 목적이다. * 업계에서는 Synopsys VC SpyGlass Lint 같은 툴로

By Chase Na - Semiconductor Design Engineer
PDK로 실제 공정 미세 수준 파악하는 방법

korean

PDK로 실제 공정 미세 수준 파악하는 방법

첨단 공정에서는 공정 명칭(예: 7nm, 5nm, 3nm)이 실제 물리적 치수와 일치하지 않는다. 오히려 칩 제조사는 마케팅 목적으로 세대를 구분하며, 이를 통해 소비자에게 성능 향상을 부각시켜 왔다. 실제로 최근 공정 노드 이름은 회로의 어떠한 특정 치수를 가리키지 않으며, 2010년대 후반에 이르러서는 단순한 세대 구분용 명칭이 되었다. 즉, “3nm 공정”

By Chase Na - Semiconductor Design Engineer
RTL в GDS: 1. Дизайн RTL, стиль кодирования Verilog

russian

RTL в GDS: 1. Дизайн RTL, стиль кодирования Verilog

Часть 1: Начало реализации (Front-end Bridge) Предисловие: первый шлюз перед превращением кода RTL в кремний В современном проектировании полупроводников, особенно в процессе проектирования SoC (систем на кристалле), объединяющих миллиарды транзисторов, «кодирование RTL» является лишь отправной точкой в долгом путешествии. Распространенным заблуждением при первом знакомстве с Verilog HDL во время обучения

By Chase Na - Semiconductor Design Engineer
RTL到GDS:1. RTL设计,Verilog编码风格

chinese

RTL到GDS:1. RTL设计,Verilog编码风格

第一部:实施的起点(前端桥接) 前言:RTL代码化为硅片前的第一道关卡 在现代半导体设计领域,尤其是集成数十亿个晶体管的SoC(系统级芯片)设计过程中,"RTL编码"仅仅是漫长征程的起点。本科或硕士阶段初次接触Verilog HDL时,最常见的误解莫过于认为"只要测试台模拟中波形符合预期,设计就完成了"。 然而仿真环境是存在物理约束的理想逻辑世界。 初学数字工程、接触Verilog硬件描述语言的大学生们常会自忖:"我已经掌握芯片设计了!"然而当他们进入研究生院进行Tape out时,便会深陷半导体领域的深渊。 实际半导体中会集成大量如下所示的电路: 这类电路被大量采用, 要在实际生产的半导体上制造出电子流动运作的芯片,必须克服时序、功耗、噪声、面积及工艺变异等严苛的物理现实。 本文《实现的起点(前端桥接)》将探讨RTL代码输入综合工具前后的关键阶段。 Verilog编码规范:代码是否可合成? 设计流程的首要关卡是学习Verilog编码规范。 半导体设计极其复杂,芯片制造耗资超过10,000,000美元,且制造完成后无法修改。 因此"

By Chase Na - Semiconductor Design Engineer
RTLからGDSへ:1. RTL設計、Verilogコーディングスタイル

japanese

RTLからGDSへ:1. RTL設計、Verilogコーディングスタイル

第1部: Implementationの始まり (Front-end Bridge) 序文: RTLコードがシリコンになるまでの、最初の関門 現代の半導体設計、特に数十億個のトランジスタが集積されるSoC(System on Chip)設計プロセスにおいて、「RTLコーディング」は巨大な旅の出発点に過ぎません。学部や修士課程でVerilog HDLを初めて学ぶ際に最もよくある誤解は 「テストベンチシミュレーションで波形(Waveform)が意図通りに出力されれば設計は完了した」と信じることです。 しかしシミュレーション環境は物理的制約が存在しない、理想的な論理世界です。 初めてデジタル工学を学び、Verilogハードウェア記述言語を学ぶ大学生は、 「これでチップ設計ができる!」と考えます。しかし大学院に進みテープアウトを経験するうちに、半導体の深い深淵に足を踏み入れることになるのです。 実際の半導体には、以下のような回路が膨大な数で組み込まれます。 そのような回路が非常に多く組み込まれており、 実際に生産された半導体上で電子が動き動作するチップを作るためには、タイミン

By Chase Na - Semiconductor Design Engineer
RTL to GDS: 1. RTL Design, Verilog coding style

korean

RTL to GDS: 1. RTL Design, Verilog coding style

1부: Implementation의 시작 (Front-end Bridge) 서문: RTL 코드가 실리콘이 되기까지, 그 첫 번째 관문 현대 반도체 설계, 특히 수십억 개의 트랜지스터가 집적되는 SoC(System on Chip) 설계 과정에서 'RTL 코딩'은 거대한 여정의 시작점에 불과합니다. 학부나 석사 과정에서 Verilog HDL을 처음 접할 때 가장 흔히 범하는 오해는 "

By Chase Na - Semiconductor Design Engineer
Рейтинг заработных плат инженеров-проектировщиков полупроводников

russian

Рейтинг заработных плат инженеров-проектировщиков полупроводников

Более того, все компании, занимающие с 1-го по 8-е место в мире по рыночной капитализации, являются фирмами, которые непосредственно занимаются проектированием полупроводников. На фоне этих макроуровневых тектонических сдвигов наиболее драматические изменения произошли в статусе и структуре вознаграждения «инженеров-проектировщиков полупроводников», которые разрабатывают и тестируют эти системы. Исторически сложилось так, что инженеры-аппаратчики,

By Chase Na - Semiconductor Design Engineer
半导体设计工程师年薪排名

chinese

半导体设计工程师年薪排名

硅谷帝国的新秩序与工程师的价值 截至2025年, 全球经济与技术霸权的核心是半导体。曾经被称为"工业之米"的半导体,如今已升级为"工业之脑",更是国家安全的核心资产。 人工智能革命从根本上改变了数据中心的架构,而自动驾驶与边缘计算的普及,将硅芯片设计的难度与重要性提升至前所未有的高度。 全球市值前八的企业,无一例外都是自主设计半导体的公司。 在这场宏观格局的剧变中,经历最戏剧性转变的正是设计与验证该系统的'半导体设计工程师'的地位与薪酬体系。 过去普遍认为,硬件工程师相较于软件工程师,不仅薪资涨幅相对保守,股票期权也较为有限。然而自2023年全面兴起的生成式人工智能(Generative AI)浪潮彻底颠覆了这一格局。英伟达市值飙升至超越国家预算规模,苹果通过自研硅芯片(Apple Silicon)完成生态闭环,谷歌、Meta、亚马逊等科技巨头纷纷投入自研芯片设计(Custom Silicon)的竞争,围绕"顶尖硬件设计师"展开的人才争夺战正以前所未有的激烈态势展开。 顶尖电子工程与计算机科学专业的学生会选择哪些领域?他们的薪资水平如何?

By Chase Na - Semiconductor Design Engineer
半導体設計エンジニアの年収ランキング

japanese

半導体設計エンジニアの年収ランキング

シリコン帝国の新たな秩序とエンジニアの価値 2025年現在、グローバル経済と技術覇権の中心には半導体が存在します。かつて「産業の米」と呼ばれた半導体は、今や「産業の頭脳」であり国家安全保障の核心資産へと格上げされました。 AI革命はデータセンターのアーキテクチャを根本的に変革し、自動運転とエッジコンピューティングの普及はシリコンチップ設計の難易度と重要性を前例のない水準に引き上げました。 そして全世界の時価総額1位から8位の企業はすべて、直接半導体を設計する企業です。 こうした巨視的な地殻変動の中で最も劇的な変化を迎えたのは、まさにこのシステムを設計・検証する「半導体設計エンジニア」たちの地位と報酬体系です。 過去、ハードウェアエンジニアはソフトウェアエンジニアに比べ、相対的に保守的な年俸上昇率と限定的なストックオプションを受け取るという認識が支配的でした。 しかし2023年から本格化した生成AI(Generative AI)ブームは、この公式を完全に破壊しました。NVIDIAの時価総額が国家予算規模を超えるほど急騰し、Appleが自社シリコン(Apple Silicon)

By Chase Na - Semiconductor Design Engineer
반도체 설계 엔지니어 연봉 서열

korean

반도체 설계 엔지니어 연봉 서열

실리콘 제국의 새로운 질서와 엔지니어의 가치 2025년 현재, 글로벌 경제와 기술 패권의 중심에는 반도체가 있습니다. 과거 '산업의 쌀'이라 불리던 반도체는 이제 '산업의 두뇌'이자 국가 안보의 핵심 자산으로 격상되었습니다. AI 혁명은 데이터센터의 아키텍처를 근본적으로 변화시켰고, 자율주행과 엣지 컴퓨팅의 확산은 실리콘 칩 설계의 난이도와 중요성을 전례

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
Support