Latest

Daily Silicon: TSMC 2nm 매출 3nm+5nm 추월 임박, SK-TSMC HBM4 동맹, SIA 서버랙 95% 반도체

Daily Silicon: TSMC 2nm 매출 3nm+5nm 추월 임박, SK-TSMC HBM4 동맹, SIA 서버랙 95% 반도체

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: TSMC 주주총회(6/4)에서 N2 2nm 누적 매출이 2026년 Q3 시점에 3nm+5nm 합산을 추월할 것이라는 전망이 나왔다. SK그룹 최태원 회장은 대만에서 C.C. Wei TSMC 회장과 만나 HBM4 베이스 다이 협력을 논의했고, SIA-Deloitte는 AI 서버랙 가치의 95%가 반도체라는 보고서를 공개했다.

By Chase Na - Semiconductor Design Engineer
Logical Equivalence Check는 언제 하는걸까?: Synthesis, DFT, P&R, ECO 네 번의 관문

Logical Equivalence Check는 언제 하는걸까?: Synthesis, DFT, P&R, ECO 네 번의 관문

TL;DR * Logical Equivalence Check는 A 설계와 A' 설계의 기능 차이를 비교하는 것이다. * ASIC Design flow 사이에 수십번의 단계가 있다. * LEC는 ASIC 설계 flow에서 여러번 수행된다: * (1) RTL vs Synthesized netlist * (2) RTL vs DFT-inserted netlist * (3) Synthesis vs P&R netlist * (4) 각 ECO 단계 적용 후

By Chase Na - Semiconductor Design Engineer
반도체 회로설계에서 대학원은 필수일까?

반도체 회로설계에서 대학원은 필수일까?

요즘 반도체 채용/구직 시장을 보면서 든 생각 내 주변은 대부분 석사 아니면 박사네. 학사는 열명중에 한명 정도? 그런데 지금 하는 업무를 보면… 솔직히 이거 석박사 학위가 있어야 할 수 있는 일인가? 회사는 그냥 전공자가 깊이 연구하면 충분히 할 수 있는 일을 신입에게 맡긴다. 신입들이 주로 하는건… * 스펙 문서 읽고…

By Chase Na - Semiconductor Design Engineer
Daily Silicon: Vera Rubin 양산 · HBM5 데뷔 · 수출통제 강화

Daily Silicon: Vera Rubin 양산 · HBM5 데뷔 · 수출통제 강화

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘은 AI 반도체 공급망의 세 축이 동시에 움직였다. Nvidia Vera Rubin이 6월 2일 풀 양산 체제를 선언하며 SK하이닉스와 삼성전자를 HBM4 공급사로 공식화했고, 삼성은 Computex에서 HBM5 목업을 세계 최초 공개하며 2028년 양산 비전을 제시했다. 미 상무부 BIS는 6월 1일 말레이시아 등을 경유한 중국 기업

By Chase Na - Semiconductor Design Engineer
ReRAM 완전 해부: 산화물 필라멘트로 on/off를 바꾸는 저항 변화 메모리가 임베디드 NVM 시장을 뒤흔드는 이유

ReRAM 완전 해부: 산화물 필라멘트로 on/off를 바꾸는 저항 변화 메모리가 임베디드 NVM 시장을 뒤흔드는 이유

저항 변화 메모리(ReRAM)는 산화물 박막 내 나노 필라멘트의 형성·용해로 데이터를 저장한다. 플래시보다 빠르고 공정 친화적이며, 크로스바 어레이로 신경모방 컴퓨팅까지 넘본다. 자동차 전장과 엣지 AI로 임베디드 NVM 수요가 폭증하는 지금, ReRAM이 왜 다시 중심에 서는지 해부한다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: 컴퓨텍스 2026 개막: AI PC 전쟁·18A 풀라인업·CPO의 부상

Daily Silicon: 컴퓨텍스 2026 개막: AI PC 전쟁·18A 풀라인업·CPO의 부상

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 컴퓨텍스 2026이 6월 2일 타이베이에서 본격 개막했다. Nvidia 젠슨황은 RTX Spark로 Windows on Arm AI PC 시대를 선언했고, Intel 립부탄 CEO는 18A 공정 기반 전 제품군을 무대에 올렸다. AMD는 RX 9070 GRE를 $549에 글로벌 출시해 Nvidia 5060 Ti와 정면 맞붙었다. 무대 뒤에서는 코패키지

By Chase Na - Semiconductor Design Engineer
GaN-on-Si 전력 반도체 완전 해부: 데이터센터·EV 충전기가 실리콘을 넘어서는 이유

GaN-on-Si 전력 반도체 완전 해부: 데이터센터·EV 충전기가 실리콘을 넘어서는 이유

AI 서버 PSU와 EV 충전기의 효율 압박이 GaN-on-Si를 Si MOSFET 대안으로 부상시키고 있다. 2DEG 채널 이동도와 높은 임계 전계는 명백한 물성 우위지만, normally-off 구현과 current collapse라는 공정 난제가 양산 수율을 제약한다. 기술 원리부터 공급사별 전략, 한국 기업 포지셔닝까지 한 번에 짚는다.

By Chase Na - Semiconductor Design Engineer
트럼프 주식 포트폴리오가 반도체 밸류체인 전체를 샀다

트럼프 주식 포트폴리오가 반도체 밸류체인 전체를 샀다

TL;DR * Trump Q1 2026 OGE filing: 3,711건 트레이드, 11주 동안 ~$490M 규모. 현직 대통령으로서는 전례 없는 증권 거래량. * MSFT/AMZN/META $60M 규모 매도, NVIDIA/Synopsys/Cadence/Broadcom/Lam Research/Dell 매수. 개별 종목 아닌 AI 인프라 밸류체인 8개 층위 수직 베팅. * 낙관론: EDA tools → 장비 → 칩 → 서버

By Chase Na - Semiconductor Design Engineer
Nanoimprint Lithography란? Canon·Kioxia가 EUV 비용 곡선 밖에서 찾은 패터닝의 다른 길

Nanoimprint Lithography란? Canon·Kioxia가 EUV 비용 곡선 밖에서 찾은 패터닝의 다른 길

양산 출하를 시작한 Canon FPA-1200NZ2C와 Kioxia 3D NAND 적용 발표. EUV 비용 곡선 밖에서 single exposure 14nm half-pitch를 달성하는 nanoimprint lithography의 동작 원리부터 defect·throughput·template·overlay라는 네 가지 양산 장벽, 그리고 한국 메모리 업체에 미치는 의미까지 정리한다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: Samsung 'IDM 카드' vs Trump 200% 칩 관세

Daily Silicon: Samsung 'IDM 카드' vs Trump 200% 칩 관세

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 5월 21일 Lee Jae-yong이 신주의 MediaTek 본사를 깜짝 방문, Samsung의 memory+foundry 번들로 TSMC 의존도를 흔들겠다는 신호를 던졌다. 같은 날 Trump 미 대통령은 'Taiwan이 칩 산업을 훔쳤다'며 최고 200 percent 관세 가능성을 재거론, Korea Investment & Securities는 Samsung 570,000원·

By Chase Na - Semiconductor Design Engineer
MRDIMM이란? DDR5의 대역폭 한계를 다중 rank mux로 넘는 AI 서버 메모리의 backbone

pillar

MRDIMM이란? DDR5의 대역폭 한계를 다중 rank mux로 넘는 AI 서버 메모리의 backbone

CPU 코어 수는 빠르게 늘지만 DDR5 채널당 대역폭은 그보다 느리게 성장한다. MRDIMM은 RCD와 데이터 버퍼(DB)에 mux 회로를 더해 두 rank를 host 입장에서 하나의 더 빠른 sub-channel로 묶는 JEDEC 표준이다. Intel Granite Rapids가 첫 적극 채택 플랫폼이고, 한국 메모리 3사 모두 양산 라인업에 올리고 있다. 이 글은 MRDIMM의 동작 원리, DB IC의 mux 회로 난점, latency·열·가격의 trade-off, 그리고 한국 메모리 산업이 mix 측면에서 얻는 것이 무엇인지

By Chase Na - Semiconductor Design Engineer
Daily Silicon: 엔비디아 호실적 후폭풍, ASIC·소재 지형을 흔들다

korean

Daily Silicon: 엔비디아 호실적 후폭풍, ASIC·소재 지형을 흔들다

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: NVIDIA Q1 FY27 호실적의 후폭풍이 ASIC·소재·메모리 전 레이어로 번지는 한 주다. 앤트로픽이 마이크로소프트 Maia 200 도입을 협상 중이고, Broadcom AI 매출은 분기 8.4B 달러(+106% YoY)로 추격자가 아닌 보완재로 자리 잡았다. 한국에서는 삼성전기가 美 빅테크에 1.6조 원 AI

By Chase Na - Semiconductor Design Engineer
TSV란? HBM과 3D 적층의 정맥, hybrid bonding 시대에도 사라지지 않는 backbone

pillar

TSV란? HBM과 3D 적층의 정맥, hybrid bonding 시대에도 사라지지 않는 backbone

HBM의 정중앙을 수직으로 관통하는 수천 개의 구리 기둥, TSV는 12단·16단 적층이 표준이 된 지금 HBM이라는 부품이 존재할 수 있는 물리적 조건입니다. hybrid bonding이 TSV를 대체한다는 표현이 자주 등장하지만, 두 기술은 같은 stack 위에서 공존합니다. 이 글은 TSV의 공정 원리, KOZ·yield 트레이드오프, 그리고 한국 메모리 산업의 구조적 우위를 분석합니다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: 엔비디아 816억·Q2 가이드 910억 — parabolic

korean

Daily Silicon: 엔비디아 816억·Q2 가이드 910억 — parabolic

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 엔비디아가 5월 20일 장 마감 후 Q1 FY27 매출 816억 달러, EPS 1.87달러로 컨센서스를 줄줄이 상회했고, 2분기 가이던스 910억 달러와 함께 800억 달러 자사주 매입·분기 배당 25배 인상까지 던졌다. 같은 주에 TSMC 애리조나 팹은 Q1 영업이익이 2025년 연간 이익을 한 분기에

By Chase Na - Semiconductor Design Engineer
Metal Oxide Resist란? High-NA EUV의 stochastic defect를 깨는 차세대 photoresist의 backbone

pillar

Metal Oxide Resist란? High-NA EUV의 stochastic defect를 깨는 차세대 photoresist의 backbone

High-NA EUV 시대의 첫 병목은 장비가 아니라 photoresist다. Stochastic defect를 풀기 위해 도입되는 Metal Oxide Resist(MOR) — Inpria의 organotin cluster를 중심으로 한 차세대 EUV 레지스트의 동작 원리, RLS triangle, 양산 트레이드오프, 그리고 한국 소부장의 진입 가능성을 정리한다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: 엔비디아 D-day, 메모리 PT 트리플 상향

korean

Daily Silicon: 엔비디아 D-day, 메모리 PT 트리플 상향

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 오늘 엔비디아가 회계 1분기 실적을 발표한다. 컨센서스는 매출 $78B·DC $73B로, 옵션 시장이 ±8~10% 변동을 가격화한 가운데 시장 관심은 Blackwell → Rubin 인수인계 매끄러움 한 가지에 쏠려 있다. 한편 5월 19일 미즈호는 마이크론($800), TXN($300), STM($68) 가격목표를 동시에 끌어올렸고, 노무라는 한국

By Chase Na - Semiconductor Design Engineer
Row Hammer란? DDR5 PRAC·RFM으로 막아내는 DRAM 셀 간섭의 backbone

pillar

Row Hammer란? DDR5 PRAC·RFM으로 막아내는 DRAM 셀 간섭의 backbone

Row Hammer는 2014년 학계에 처음 공개된 후 10년 넘게 DRAM 미세화의 그림자를 따라다녀 왔다. DDR5 세대에서 JEDEC이 PRAC을 spec으로 끌어들이면서 다시 메인스트림 이슈로 부상했고, AI 서버처럼 메모리 utilization이 극단으로 올라가는 환경에서 셀 한 row에 가해지는 activation 스트레스를 어떻게 row 단위로 카운트하고 막을 것인가가 1c/1d 노드 양산 안전성을 좌우한다.

By Chase Na - Semiconductor Design Engineer
AI 반도체 스타트업: 망할까 성공할까?

korean

AI 반도체 스타트업: 망할까 성공할까?

AI 반도체 설계 분야에서 의미 있는 수익을 내는 주체를 정리하면 아래와 같다. 1. NVIDIA와 Google 2. Hyperscaler들이 사용할 전용 반도체를 대신 만들어주는 Broadcom과 Marvell, Qualcomm, MediaTek 과 몇 개의 반도체 회사 정도. 손에 꼽는다. 나머지는 이 가치사슬의 어딘가에 끼어 있거나, 끼지 못한 채 narrative와 자본으로 버티고 있다. 대부분의 AI 반도체

By Chase Na - Semiconductor Design Engineer
Daily Silicon: TSMC 패키징 수율 98% — 사이클 정점의 균열

korean

Daily Silicon: TSMC 패키징 수율 98% — 사이클 정점의 균열

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 월요일 글로벌 반도체 흐름은 두 갈래로 갈렸다. 한쪽에서는 TSMC가 CoWoS 수율 98%·2026년 5개 신규 fab·2nm 70% CAGR을 선언하고 Morgan Stanley·Citi가 NVDA·Intel 목표가를 한꺼번에 상향했다. 다른 한쪽에서는 수원지법이 삼성 파업 가처분을 인용했고 전 삼성 DS 사장 경계현이 'H2 2027부터

By Chase Na - Semiconductor Design Engineer
PCIe 6.0이란? PAM-4·FLIT·FEC로 64GT/s를 넘는 AI 서버 백플레인의 다음 세대

pillar

PCIe 6.0이란? PAM-4·FLIT·FEC로 64GT/s를 넘는 AI 서버 백플레인의 다음 세대

AI 서버 한 노드의 IO 병목을 다시 두 배로 풀어주는 카드가 PCIe 6.0이다. 처음으로 NRZ에서 PAM-4로 modulation을 바꾸고, 가변 TLP 대신 256B FLIT을 도입하며, FEC까지 얹는다. CXL 3.0이 그대로 위에 올라가기 때문에 메모리 풀링의 실용화는 PCIe 6.0의 보급 속도와 정확히 묶여있다. 한국 SSD·메모리 회사가 어디서 영향을 받고, retimer 같은 신호 인프라는 왜 비어있는지 본다.

By Chase Na - Semiconductor Design Engineer
Daily Silicon: 노무라 SKH 400만, 키오시아 48배 — 그리고 파업이 온다

korean

Daily Silicon: 노무라 SKH 400만, 키오시아 48배 — 그리고 파업이 온다

현직 반도체 엔지니어가 오늘 읽은 뉴스 요약: 노무라가 5월 17일 SK하이닉스 목표주가를 사상 첫 ₩4,000,000으로 끌어올리고 키오시아는 4~6월 분기 순익 48배 증가 가이드를 던지며 메모리 재평가가 '구조적 성장주' 단계로 진입했다. 같은 주에 삼성은 5월 14일부터 'warm-down' 비상 가동을 시작했고, 5월 21일 45,000명

By Chase Na - Semiconductor Design Engineer
VLSI Korea Free forever · No paywall · Weekly semiconductor insights from practicing engineers
Support